介绍了一种基于FPGA技术的TDC(Time to Digital Convertor)的实现,利用FPGA中加法器固有的进位链的延迟实现时间内插电路来完成TDC中的细计数部分。此TDC结构是一种基于最新的WUTDC(Wave Union TDC)技术,通过再次细分进位链中的超宽码...介绍了一种基于FPGA技术的TDC(Time to Digital Convertor)的实现,利用FPGA中加法器固有的进位链的延迟实现时间内插电路来完成TDC中的细计数部分。此TDC结构是一种基于最新的WUTDC(Wave Union TDC)技术,通过再次细分进位链中的超宽码来提高测量精度。经过板级测试和在线调试,证明该转换电路线性度良好,RMS精度好于40 ps。展开更多
编码复杂的Wave Union决定了时间数字转换器的"死时间"。如选择合适的发射器延时单元个数,改Wave Union A的单次发射为连续发射就形成了新的Wave Union C(WUC)。采用Wallace树和ROM结构的WUC编码器使用资源少、延时路径短,在A...编码复杂的Wave Union决定了时间数字转换器的"死时间"。如选择合适的发射器延时单元个数,改Wave Union A的单次发射为连续发射就形成了新的Wave Union C(WUC)。采用Wallace树和ROM结构的WUC编码器使用资源少、延时路径短,在Altera的EP3C10E144C8中,时钟频率为400MHz,延时链长度为80的情况下,仅使用了166个逻辑单元,编码时间为2.089ns。WUC实时自动校准避免了全延时链的按位校准,只需对发射器内的延时单元进行校准,且实时自动校准在硬件上只需提供一个不随外界温度和电压变化的TDC时钟且延时链长度增加1倍即可。展开更多
文摘介绍了一种基于FPGA技术的TDC(Time to Digital Convertor)的实现,利用FPGA中加法器固有的进位链的延迟实现时间内插电路来完成TDC中的细计数部分。此TDC结构是一种基于最新的WUTDC(Wave Union TDC)技术,通过再次细分进位链中的超宽码来提高测量精度。经过板级测试和在线调试,证明该转换电路线性度良好,RMS精度好于40 ps。
文摘编码复杂的Wave Union决定了时间数字转换器的"死时间"。如选择合适的发射器延时单元个数,改Wave Union A的单次发射为连续发射就形成了新的Wave Union C(WUC)。采用Wallace树和ROM结构的WUC编码器使用资源少、延时路径短,在Altera的EP3C10E144C8中,时钟频率为400MHz,延时链长度为80的情况下,仅使用了166个逻辑单元,编码时间为2.089ns。WUC实时自动校准避免了全延时链的按位校准,只需对发射器内的延时单元进行校准,且实时自动校准在硬件上只需提供一个不随外界温度和电压变化的TDC时钟且延时链长度增加1倍即可。