8位RISCMCU Core设计 被引量：2

1

作者 黄继业 郑立 周伟江 《杭州电子工业学院学报》 2001年第6期39-45,共7页

本文介绍基于RISC体系结构的微控制器IP核 --RISCMCUCore的设计与实现。主要包括指令集分析、指令译码与控制器的设计。RISCMCUCore规则的指令格式缩减了译码单元规模 ;优化设计的时序控制逻辑 ,使取指部件与执行部件同时工作 ,实现了... 本文介绍基于RISC体系结构的微控制器IP核 --RISCMCUCore的设计与实现。主要包括指令集分析、指令译码与控制器的设计。RISCMCUCore规则的指令格式缩减了译码单元规模 ;优化设计的时序控制逻辑 ,使取指部件与执行部件同时工作 ,实现了二级流水线 ,达到单周期单指令(程序转移指令例外 )的执行速度。RISCMCUCore用可综合的VerilogHDL描述 ,按设计流程进行各级仿真验证 ,最后在VerilogXL上完成系统级指令测试。 展开更多

关键词 超大规模集成电路 流水线 Verilog综合 risc

在线阅读 下载PDF 职称材料

基于RISC-V嵌入式指令集的处理器核实现与仿真实验设计

2

作者 李秀滢 鄂佳言 武秀云 《北京电子科技学院学报》 2025年第4期147-158,共12页

面向国家集成电路产业的战略需求与新工科的人才培养目标,传统EDA实践教学在培养学生系统级设计与验证能力方面暴露了诸多局限。为解决传统EDA教学中处理器核设计实践缺失、项目工程复杂度不足、学生系统级设计与验证能力培养欠缺等问题... 面向国家集成电路产业的战略需求与新工科的人才培养目标,传统EDA实践教学在培养学生系统级设计与验证能力方面暴露了诸多局限。为解决传统EDA教学中处理器核设计实践缺失、项目工程复杂度不足、学生系统级设计与验证能力培养欠缺等问题,本文设计并实践了一套基于开源RISC-V指令集的处理器核的硬件实现与仿真实验案例。通过将开源指令集架构与前沿仿真技术引入实验教学,设计了贯穿微架构实现到全流程验证的综合性项目,并搭建了基于Verilator的仿真平台。该案例旨在激发学生对处理器底层工作原理的探索兴趣,提升其系统建模、工程实现与调试分析的综合能力,对于为我国集成电路产业培养具备核心设计能力的创新型人才具有重要的实践意义。 展开更多

关键词 risc-V 处理器核设计 实验教学案例

在线阅读 下载PDF 职称材料

在RISC-V双核上构建轻量级可信执行环境

3

作者 张龙 唐佳绩 +2 位作者 郑兴建 刘畅 杨峰 《信息安全研究》 北大核心 2025年第6期500-510,共11页

随着物联网技术的快速发展,资源受限的嵌入式物联网设备在信息安全方面面临的挑战尤为严峻.可信执行环境(trusted execution environment,TEE)为解决终端设备的信息安全问题提供了一种有效的途径.它通过将系统划分为安全区域和普通区域... 随着物联网技术的快速发展,资源受限的嵌入式物联网设备在信息安全方面面临的挑战尤为严峻.可信执行环境(trusted execution environment,TEE)为解决终端设备的信息安全问题提供了一种有效的途径.它通过将系统划分为安全区域和普通区域,并采用内存访问权限控制等手段,确保安全应用软件与普通应用软件的分离运行,从而有效提升了系统的整体安全性.针对安全应用软件的可信隔离运行问题,提出了一种基于RISC-V双核的轻量级TEE片上系统SoC解决方案,该方案利用物理内存保护(physical memory protection,PMP)机制实现可信隔离运行;为了阻止普通区域应用程序对安全区域资源的未授权访问,提出一种低资源占用的输入输出物理内存保护(input output physical memory protection,IOPMP)设计方案,该方案通过物理地址访问防火墙机制阻止未授权访问;同时针对安全区与普通区之间消息的高效传递的问题,提出了一种基于“消息队列+中断”机制的Mailbox通信方案.实验结果表明,该方案在硬件资源消耗方面低于同类设计,功耗仅为0.256 W,降低了14%;在TEE CPU的CoreMark测试中,得分达到了2.40CoreMark MHz,是同类设计性能的2倍. 展开更多

关键词 可信执行环境 双核SoC risc-V PMP IOPMP MAILBOX

在线阅读 下载PDF 职称材料

RISC结构的IP核验证与测试 被引量：2

4

作者 金西 丁文祥 贠超 《半导体技术》 CAS CSCD 北大核心 2003年第11期32-35,共4页

以一个8位的RISC体系的CPU核为例,介绍了如何将IC设计中的IPCore和FPGA两项技术结合起来,并给出了IP核模块的验证与测试的方法。

关键词 risc结构 IP核 验证测试 集成电路 SOC芯片

在线阅读 下载PDF 职称材料

高速8位RISC微控制器内核设计 被引量：3

5

作者 刘锋 庄奕琪 +1 位作者 史江一 代国定 《微电子学》 CAS CSCD 北大核心 2002年第6期465-468,共4页

　在对传统的MCS51系列单片微控制器的局限性进行分析的基础上,设计了一种基于增强8位RISC构架的微控制器(MCU)内核。该MCU核采用哈佛结构、16位指令字长和8位数据字长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑... 　在对传统的MCS51系列单片微控制器的局限性进行分析的基础上,设计了一种基于增强8位RISC构架的微控制器(MCU)内核。该MCU核采用哈佛结构、16位指令字长和8位数据字长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率。计算机仿真验证和FPGA仿真验证的结果表明,该MCU的最高时钟频率和指令执行效率等指标均优于MCS51的5倍以上。 展开更多

关键词 risc 微控制器 微处理器 软核

在线阅读 下载PDF 职称材料

8位RISC微处理器核的参数化设计 被引量：4

6

作者 孙海平 高明伦 《微电子学与计算机》 CSCD 北大核心 2002年第1期23-26,共4页

文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化... 文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。 展开更多

关键词 微处理器核 体系结构 精简指令集计算机 risc 参数化设计

在线阅读 下载PDF 职称材料

开放性32位RISC处理器IP核的比较与分析 被引量：2

7

作者 刘军 郭立 +1 位作者 郑东飞 白雪飞 《电子器件》 EI CAS 2005年第4期850-854,共5页

比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出... 比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出了它们在ASIC平台下面积和频率的比较。 展开更多

关键词 32位risc处理器 开放性IP核 性能比较 Dhrystone 2.1

在线阅读 下载PDF 职称材料

DMR:兼容RISC-V架构的乱序超标量通用处理器核 被引量：3

8

作者 孙彩霞 郑重 +3 位作者 邓全 隋兵才 王永文 倪晓强 《计算机研究与发展》 EI CSCD 北大核心 2021年第6期1230-1233,共4页

DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了自定义向量扩展,虚存系统支持S... DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了自定义向量扩展,虚存系统支持Sv39和Sv48,物理地址为44b.DMR的单周期整数流水线为12级,指令乱序发射、顺序提交,指令发射宽度为4,实现了多个分布式调度队列,每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法,已经在FPGA原型系统下成功启动Linux OS,CoreMark分数为5.12MHz,在14nm工艺下主频可达到2GHz. 展开更多

关键词 risc-V 乱序 超标量 处理器核 通用CPU

在线阅读 下载PDF 职称材料

多媒体芯片上RISC核的设计研究

9

作者 章勇 周峰 姚庆栋 《中国图象图形学报（A辑）》 CSCD 1999年第1期68-71,共4页

探讨了多媒体芯片上ＲＩＳＣ核的设计方法，研制了一种适合于多媒体应用的ＲＩＳＣ核ＭＲＩ，该芯片核可广泛用于图象通信、音频编码和视频点播服务等领域。

关键词 risc核 多媒体应用 设计 MRI 芯片

在线阅读 下载PDF 职称材料

八位RISC微控制器IP核的设计研究

10

作者 杨明明 王浩川 尚风琴 《中州大学学报》 2007年第4期121-123,共3页

分析了RISC系统结构、指令系统和系统时序,对精简指令集MCU IP核进行了顶层功能和结构的定义与划分,建立了一个可行有效的RISC MCUIP核模型,并且采用IP核重用技术对各个模块进行了设计描述。通过利用多种EDA工具可以对整个系统进行了仿... 分析了RISC系统结构、指令系统和系统时序,对精简指令集MCU IP核进行了顶层功能和结构的定义与划分,建立了一个可行有效的RISC MCUIP核模型,并且采用IP核重用技术对各个模块进行了设计描述。通过利用多种EDA工具可以对整个系统进行了仿真验证,结果表明:所设计的MCU IP核能够准确无误的执行所有指令,并且达到了PIC16C5系列MCU的性能要求。 展开更多

关键词 MCU IP核 risc 片上系统

在线阅读 下载PDF 职称材料

波动动态差分逻辑RISC-V CPU芯核的功耗抑制技术研究

11

作者 崔小乐 李修远 +1 位作者 李浩 张兴 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3244-3252,共9页

差分功耗分析(DPA)攻击不仅威胁加密硬件,对加密软件的安全性也构成严重挑战。将波动动态差分逻辑(WDDL)技术应用在RISC-V指令集的处理器芯核上可减少功耗信息的泄露。但是,WDDL技术会给电路引入巨大的功耗开销。该文针对基于WDDL的RIS... 差分功耗分析(DPA)攻击不仅威胁加密硬件,对加密软件的安全性也构成严重挑战。将波动动态差分逻辑(WDDL)技术应用在RISC-V指令集的处理器芯核上可减少功耗信息的泄露。但是,WDDL技术会给电路引入巨大的功耗开销。该文针对基于WDDL的RISC-V处理器芯核提出两种功耗抑制方法。虽然随机预充电使能技术与指令无关,而预充电使能指令技术需要扩充指令集,但这两种方法都是属于轻量级的设计改进。仿真结果表明,采用了随机预充电使能技术和预充电使能指令技术的Rocket芯核的电路功耗分别是原始的WDDL Rocekt芯核功耗的42%和36.4%。 展开更多

关键词 差分功耗分析 risc-V芯核 波动动态差分逻辑 功耗信息泄露 功耗抑制

在线阅读 下载PDF 职称材料

一种与PIC单片机兼容的RISCIP核的设计与FPGA实现

12

作者 袁江南 邢建力 《电子与封装》 2004年第5期54-58,共5页

本文介绍了一种与PIC16C57单片机兼容的RISC核的生成以及FPGA的实现, 所得到的用Verilog HDL语言编写的软核能够用于SOC(系统芯片)。

关键词 IP核 risc FPGA SOC PIC单片机

在线阅读 下载PDF 职称材料

基于AG32异构处理器的数字锁相放大器设计

13

作者 刘国福 柳革命 +1 位作者 李岩 刘婵娟 《仪表技术》 2026年第1期13-16,77,共5页

锁相放大器因其优异的噪声抑制能力而被广泛应用于精密测量。为满足现场应用对设备便携性、低成本及小体积的需求,基于国产AG32系列异构双核(RISC-V+FPGA)处理器,设计了一款集成混合型数字锁相放大器。该设计利用AG32的外设资源简化了... 锁相放大器因其优异的噪声抑制能力而被广泛应用于精密测量。为满足现场应用对设备便携性、低成本及小体积的需求,基于国产AG32系列异构双核(RISC-V+FPGA)处理器,设计了一款集成混合型数字锁相放大器。该设计利用AG32的外设资源简化了系统结构,借助其FPGA资源提升了频率测量精度,并通过RISC-V处理器增强了系统功能。实验表明,当信噪比为1时,在1 Hz~10 kHz信号频率范围内,该放大器的幅度相对误差绝对值≤1.25%,相位绝对误差绝对值≤0.5°;当信噪比为0.1时,幅度相对误差绝对值≤4.50%,相位绝对误差绝对值≤2.0°。研究成果为矢量电压测量、频谱分析等领域提供了新的技术途径。 展开更多

关键词 数字锁相放大器 异构双核处理器 第五代精简指令集架构 现场可编程逻辑门阵列

原文传递

基于RISC-V内核的UHF RFID阅读器SoC设计 被引量：2

14

作者 韩宇昕 卜刚 郭钰 《计算机工程与设计》 北大核心 2024年第5期1588-1594,共7页

为降低RFID阅读器产品设计的难度和结构复杂度,设计一款符合ISO/IEC 18000-6C协议的RFID阅读器SoC。系统用硬件实现协议中对于阅读器要求的脉冲间隔码模块、循环冗余编码/校验模块、FM0码/Miller码解码模块等。(有歧义)选用开源RISC-V... 为降低RFID阅读器产品设计的难度和结构复杂度,设计一款符合ISO/IEC 18000-6C协议的RFID阅读器SoC。系统用硬件实现协议中对于阅读器要求的脉冲间隔码模块、循环冗余编码/校验模块、FM0码/Miller码解码模块等。(有歧义)选用开源RISC-V内核蜂鸟E203提供控制和用户可编程空间。编写基于FreeRTOS实时嵌入式操作系统的SoC配套软件。经过测试,该设计能够在FPGA芯片内正常运行,实现符合协议对阅读器通信要求的相关操作,能够支持二次开发实现除RFID通信外的其它操作。 展开更多

关键词 射频识别技术 risc-V内核 阅读器 FPGA原型机 专用集成电路 片上系统 ICB总线

在线阅读 下载PDF 职称材料

8位RISC MCU IP核的设计 被引量：1

15

作者 李家荣 刘笃仁 李新慧 《电子与封装》 2005年第11期31-33,30,共4页

本文介绍了一种嵌入式RISCMCUIP核的具体设计。该核采用哈佛结构，单周期单指令，指令集与PIC16C57兼容，并且具有低功耗特性和LCD驱动能力。

关键词 MCU risc 嵌入式核

在线阅读 下载PDF 职称材料

基于AHB总线的RISC-V微处理器设计与实现 被引量：17

16

作者 郝振和 焦继业 李雨倩 《计算机工程与应用》 CSCD 北大核心 2020年第20期52-58,共7页

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微... 在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。 展开更多

关键词 嵌入式微处理器 risc-V AHB总线 IP核

在线阅读 下载PDF 职称材料

RISC和CISC两种构架MCU的比较 被引量：3

17

作者 居水荣 王效 万海涛 《微电子技术》 2003年第3期1-7,共7页

首先从硬件的角度介绍了基于CISC构架和基于RISC构架的两种微控制器的结构 ,然后从软件的角度分析了两种构架微控制器的指令系统 。

关键词 CISC构架 risc构架 微控制器 内核 指令

在线阅读 下载PDF 职称材料

一种采用RISC构架的4位微控制器 被引量：1

18

作者 居水荣 《微电子技术》 2003年第2期14-19,共6页

首先介绍了我们所设计的基于RISC构架的 4位MCU的功能框图和硬件资源 ,然后从硬件的角度分析了微控制器的内核部分的结构 ,并对其中的一些比较重要的模块作了简单介绍 ,最后从软件的角度给出了指令系统。

关键词 微控制器 内核 精简指令集构架

在线阅读 下载PDF 职称材料

基于RISC-V指令集的计算机组成原理课程实践

19

作者 程知 何立新 +1 位作者 张新 江立辉 《合肥学院学报（综合版）》 2020年第5期120-124,共5页

针对当前计算机组成原理课程比较抽象、知识点难度大,理论与实践不能有效衔接、课程实践平台相比于产业界发展较为滞后等问题,结合RISC-V指令集(第五代精简指令集)具有开放、先进、高效等优势,提出基于RISC-V指令集及RISC-V E31处理器... 针对当前计算机组成原理课程比较抽象、知识点难度大,理论与实践不能有效衔接、课程实践平台相比于产业界发展较为滞后等问题,结合RISC-V指令集(第五代精简指令集)具有开放、先进、高效等优势,提出基于RISC-V指令集及RISC-V E31处理器内核的课程实践方式,通过将这一优秀的开源指令集及相应的处理器内核引入课程教学,能够较大地促进学生对中央处理器CPU的理解,便于其掌握CPU的基本原理和设计要素。 展开更多

关键词 计算机组成原理 risc-V E31处理器内核 中央处理器 教学实践

在线阅读 下载PDF 职称材料

RISC-V指令集及其微控制处理器的开发应用 被引量：4

20

作者 怯肇乾 官莉萍 +1 位作者 张晓强 熊娜 《单片机与嵌入式系统应用》 2021年第8期9-13,共5页

RISC-V指令集架构,通用、开放、免费,其形成的芯片或FPGA_SoC平台既具有Intel、Arm等常用微控制处理器的优势,又可以灵活应用、自主发展、打破技术垄断、促进高速无障碍发展。了解熟悉常用RISC-V_ISA芯片或FPGA_SoC平台,合理选择运用,... RISC-V指令集架构,通用、开放、免费,其形成的芯片或FPGA_SoC平台既具有Intel、Arm等常用微控制处理器的优势,又可以灵活应用、自主发展、打破技术垄断、促进高速无障碍发展。了解熟悉常用RISC-V_ISA芯片或FPGA_SoC平台,合理选择运用,恰到好处地进行嵌入式硬软件应用系统开发,是降低科技研发门槛、简化开发复杂程度、提升产品系统实时性和性价比的有效途径。 展开更多

关键词 指令集架构ISA 微控制处理器软件核 片上系统SOC risc-V

在线阅读 下载PDF 职称材料