期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到5篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
光纤通道主机适配器QLA2200电路原理 被引量：2
1
作者 杨雨春 余胜生 周敬利 《华中科技大学学报（自然科学版）》 EI CAS CSCD 北大核心 2001年第9期16-17,21,共3页
在分析光纤通道技术优点的基础上 ,以QLA2 2 0 0为例 ,研究了光纤通道主机适配器的体系结构 ,分析其电路原理和作业流程 .对光纤通道适配器进行了反向设计 ,所获得的结论对于光纤通道接口的设计和探讨光纤通道协议实现的机理具有普遍的... 在分析光纤通道技术优点的基础上 ,以QLA2 2 0 0为例 ,研究了光纤通道主机适配器的体系结构 ,分析其电路原理和作业流程 .对光纤通道适配器进行了反向设计 ,所获得的结论对于光纤通道接口的设计和探讨光纤通道协议实现的机理具有普遍的意义 . 展开更多
关键词 主机适配器 光纤通道 电路原理 qla2200 光纤通道协议 反向设计
在线阅读 下载PDF
基于内插和QLA技术的并行DDS的实现
2
作者 王海 《现代电子技术》 2007年第19期172-174,共3页
研究了一种新颖的并行结构低功耗高速DDS,并基于FPGA得到验证。其中相位累加器采用了状态机结构,在同样的吞吐率下,比传统的累加器功耗缩减了22%,相位幅度转换模块的压缩采用了QLA技术和被内插技术优化的Sun-derland法相结合,压缩比达到... 研究了一种新颖的并行结构低功耗高速DDS,并基于FPGA得到验证。其中相位累加器采用了状态机结构,在同样的吞吐率下,比传统的累加器功耗缩减了22%,相位幅度转换模块的压缩采用了QLA技术和被内插技术优化的Sun-derland法相结合,压缩比达到78.2∶1,总体结构采用4位并行设计,大幅提高了系统工作时钟和吞吐率。最后在FPGA下进行了系统验证,SFDR可达63 dBc,3.3 V下,总功耗为170 mW。 展开更多
关键词 DDS 并行流水线 qla FPGA
在线阅读 下载PDF
一种多通道数据流直接数字频率合成器
3
作者 张强 倪卫宁 +2 位作者 郝志坤 石寅 俞育德 《电子技术应用》 北大核心 2012年第8期39-41,49,共4页
采用0.13μm工艺,设计了一种10 bit精度、无杂散动态范围(SFDR)为54 dBc、最大工作频率达到1.2 GHz的直接数字频率合成器DDFS。采用多通道数据流结构,提高了工作频率;利用QLA技术对ROM查询表进行了优化,压缩了ROM查询表的大小,提高了频... 采用0.13μm工艺,设计了一种10 bit精度、无杂散动态范围(SFDR)为54 dBc、最大工作频率达到1.2 GHz的直接数字频率合成器DDFS。采用多通道数据流结构,提高了工作频率;利用QLA技术对ROM查询表进行了优化,压缩了ROM查询表的大小,提高了频谱纯度。 展开更多
关键词 多通道数据流直接数字频率合成器 ROM查询表 qla
在线阅读 下载PDF
基于四线逼近法的DDFS高压缩比算法
4
作者 郑飞雁 吴畅 +1 位作者 王豪才 兰中文 《微电子学与计算机》 CSCD 北大核心 2009年第4期36-39,共4页
为了提高直接数字频率合成(DDFS)技术的资源利用率,文中结合三角对称、泰勒多项式逼近和四线逼近原理,给出相位至幅度映射表的压缩算法的数学模型.以增加4个加法器为代价,使压缩比提高到128∶1,并利用LabView计算工具对整个算法进行了... 为了提高直接数字频率合成(DDFS)技术的资源利用率,文中结合三角对称、泰勒多项式逼近和四线逼近原理,给出相位至幅度映射表的压缩算法的数学模型.以增加4个加法器为代价,使压缩比提高到128∶1,并利用LabView计算工具对整个算法进行了建模、优化和验证.仿真表明:映射表采用该算法设计的DDFS最大信号波形失真度为0.38656%,最大幅度量化误差小于同类算法. 展开更多
关键词 DDFS 泰勒多项式逼近 四线逼近法 压缩比 LABVIEW
在线阅读 下载PDF
基于六线逼近法的DDFS算法的实现
5
作者 刘兵 高博 +1 位作者 龚敏 张杰 《电子器件》 CAS 北大核心 2015年第1期218-221,共4页
为了提高直接数字频率合成技术的资源利用率,结合三角函数的对称性和线性幅值逼近算法对正弦信号分段算法进行研究,提出基于六线线性逼近优化算法,使用6段不大于正弦值的均与分段的线段逼近之后,使用QE-ROM(量化-误差存储)存储线段与正... 为了提高直接数字频率合成技术的资源利用率,结合三角函数的对称性和线性幅值逼近算法对正弦信号分段算法进行研究,提出基于六线线性逼近优化算法,使用6段不大于正弦值的均与分段的线段逼近之后,使用QE-ROM(量化-误差存储)存储线段与正弦值差值的办法,在不影响频率特征和最大误差特性基础上,实现了算法的简化,并压缩了误差补偿存储器所需存储空间。实验结果表明对于9 bit正弦输出只需使用336 bit存储器和4个加法器3个选择器一个比较器即可实现整个系统,并且最大的工作频率达到了210 MHz,共消耗110个LE,49个存储器。压缩比远远高于传统的压缩算法。 展开更多
关键词 FPGA 直接数字频率合成器 六线线性逼近优化算法 相位转换 存储器压缩
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部