基于FPGA与PCIe的回波模拟器采集组件设计 被引量：1

1

作者 李森 王建明 唐吉林 《空天预警研究学报》 2025年第1期67-73,共7页

针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平... 针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平均滤波算法,达到ADC数据滤波低延时的要求;针对回波模拟器采集组件用户数据报(UDP)协议通信功能,设计支持10/100/1000 Mbps三速自适应的以太网UDP协议栈.最后将该方法在现场可编程门阵列(FPGA)上进行设计与实现.实际测试结果表明:CAN通信接口的总线利用率由原有的42.29%提升到79.80%;ADC数据的滤波延迟仅为一个时钟周期,且相位对齐;UDP协议栈通信功能正确满足设计要求. 展开更多

关键词 现场可编程门阵列 外设组件互连扩展总线 控制器局域网通信 快速中值滤波 UDP协议栈

在线阅读 下载PDF 职称材料

PCIE协议栈模拟验证平台的设计和实现 被引量：3

2

作者 张良 王天成 +2 位作者 王健 李华伟 郭建 《计算机工程》 CAS CSCD 北大核心 2015年第6期287-293,共7页

Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为So C功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,... Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为So C功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,主要包括激励生成、自动检测和覆盖率分析机制,并将其应用于一款基于PCIE接口的协议栈芯片的功能验证。实验结果表明,该验证平台具有较好的激励生成机制,能够对协议栈芯片进行全面验证,同时具有较好的复用性、可扩展性,可以对多个协议栈的互连进行验证。 展开更多

关键词 功能验证 pcie协议栈 协议栈验证 功能覆盖率 约束随机模拟 激励生成

在线阅读 下载PDF 职称材料

基于PCIe2.0协议的PCS层弹性缓冲器设计 被引量：1

3

作者 武桂林 黄鲁 《微电子学与计算机》 CSCD 北大核心 2016年第9期51-54,59,共5页

弹性缓冲器能够补偿时钟偏差,解决了不同时钟域下的数据传输问题,被广泛应用于高速数据流通信中.结合PCIe 2.0协议,采用常半满方式对弹性缓冲器进行了设计.在读写指针的对比过程中,相对于传统的同步指针的实现方法,采用常半满的检查方... 弹性缓冲器能够补偿时钟偏差,解决了不同时钟域下的数据传输问题,被广泛应用于高速数据流通信中.结合PCIe 2.0协议,采用常半满方式对弹性缓冲器进行了设计.在读写指针的对比过程中,相对于传统的同步指针的实现方法,采用常半满的检查方式和半满同步方法,简化了逻辑结构.并且在充分考虑协议的基础上,不仅实现了时钟补偿的功能,而且能很好地与接收端的其他模块完成接口对接.经modelsim仿真验证,所设计的缓冲器支持250 MHz的读写时钟频率,输入输出数据为20bit,适用于5G全速率(250 MHz)和2.5G半速率(125 MHz)两种模式. 展开更多

关键词 弹性缓冲器 半满检查 常半满方式 pcie 2.0协议

在线阅读 下载PDF 职称材料

基于PCIE接口的IPSec加速SoC设计 被引量：2

4

作者 杭彦希 徐金甫 +2 位作者 南龙梅 杨宇航 王周闯 《计算机工程与设计》 北大核心 2017年第5期1212-1215,1257,共5页

为达到IPSec实现的高速性、灵活性以及安全性,设计一个IPSec加速SoC。引入高速PCIE接口突破主机与SoC通信速度瓶颈;采取多核设计技术和层次化存储结构,构建以交叉存储为主的高速数据交换区和以邮箱为主的引擎间状态通信区;采用指令级并... 为达到IPSec实现的高速性、灵活性以及安全性,设计一个IPSec加速SoC。引入高速PCIE接口突破主机与SoC通信速度瓶颈;采取多核设计技术和层次化存储结构,构建以交叉存储为主的高速数据交换区和以邮箱为主的引擎间状态通信区;采用指令级并行和流水线并行技术,对IPSec协议中算法进行多核映射。实验结果表明,该SoC对于IPSec中典型分组密码算法AES的吞吐率可达1Gbps,对于认证算法SM3可达2Gbps,较好地满足了高速网络处理需求。 展开更多

关键词 IPSEC协议 SOC 高速 多核 pcie接口

在线阅读 下载PDF 职称材料

基于PCIE转SATA多通道高速存储电路设计与原型验证 被引量：4

5

作者 王琪 张梅娟 +2 位作者 邓佳伟 杨楚玮 周迁 《电子技术应用》 2023年第3期72-76,共5页

针对传统SATA控制器接口单一且无法充分发挥固态盘性能的问题,设计了一款基于PCIE转SATA多通道高速存储电路。充分利用PCIE总线高带宽低延时特性,并遵循AHCI协议,大幅缩短硬盘无用的寻道次数和数据查找时间,提高固态盘的读写性能,同时... 针对传统SATA控制器接口单一且无法充分发挥固态盘性能的问题,设计了一款基于PCIE转SATA多通道高速存储电路。充分利用PCIE总线高带宽低延时特性,并遵循AHCI协议,大幅缩短硬盘无用的寻道次数和数据查找时间,提高固态盘的读写性能,同时本设计可支持4路SATA通道,具有良好的可拓展性。设计结合PCIE和SATA协议特点,介绍了PCIE转SATA高速存储电路的系统架构,详细阐述了基于AHCI协议的数据流传输过程。最后基于FPGA原型验证对电路进行测试,电路的单盘读写速率分别为562 MB/s和527 MB/s,相比传统SATA控制器的读写性能具有较大提升,测试结果表明设计的PCIE转SATA高速存储电路读写性能优异,且具备良好的稳定性和可拓展性。 展开更多

关键词 pcie转SATA AHCI协议 多通道 FPGA验证

在线阅读 下载PDF 职称材料

基于Xilinx FPGA的PCIe总线接口设计与实现 被引量：15

6

作者 信侃 《无线电通信技术》 2014年第4期94-96,共3页

针对PCIe总线在高速数据存储及处理方面的应用,根据FPGA资源丰富和设计灵活的特点,设计了一种基于Xilinx FPGA的PCIe总线接口实现方案。编写用户逻辑程序,使用FPGA IP核对PCIe总线数据进行接收、解析和发送。详细阐述了硬件设计要点和... 针对PCIe总线在高速数据存储及处理方面的应用,根据FPGA资源丰富和设计灵活的特点,设计了一种基于Xilinx FPGA的PCIe总线接口实现方案。编写用户逻辑程序,使用FPGA IP核对PCIe总线数据进行接收、解析和发送。详细阐述了硬件设计要点和软件流程,对PCIe总线协议进行了简要介绍,描述了PCIe总线的Memory读写、DMA读写及中断功能的实现过程,最后通过试验测试了DMA读写速度,验证了PCIe接口工作的正确性。 展开更多

关键词 FPGA IP核 pcie协议 DMA

在线阅读 下载PDF 职称材料

基于UVM的SoC环境中PCIe验证平台设计

7

作者 高秋辰 胡勇华 《计算机工程》 CAS CSCD 北大核心 2024年第9期189-196,共8页

系统级芯片(SoC)集成多种外设接口,其外设接口的验证工作已经成为芯片开发最耗时的环节之一。PCIe协议为系统内部提供了高速的点对点串行互联服务,同时还支持热插拔和热交换,逐渐成为一种通用的总线协议。使用传统硬件描述语言(HDL)对P... 系统级芯片(SoC)集成多种外设接口,其外设接口的验证工作已经成为芯片开发最耗时的环节之一。PCIe协议为系统内部提供了高速的点对点串行互联服务,同时还支持热插拔和热交换,逐渐成为一种通用的总线协议。使用传统硬件描述语言(HDL)对PCIe接口设计进行验证时,存在短时间内难以覆盖多种设计场景和边界条件,以及验证不完备等问题。为了解决上述问题,利用统一验证方法学(UVM)搭建1个PCIe接口的验证平台。该平台采用UVM定义的框架和测试类,实现了顶层环境集成和测试约束的设计,具有可重用性强和验证全面的特点。实现的内容包括SoC系统级环境集成、待测模块设计与连接、验证平台中sequencer类和monitor类的实现,以及部分接口设计。为了确保测试用例覆盖尽可能多地设计状态和路径,针对性地划分不同功能点,并设计约束条件。通过多种覆盖率指标对测试用例的有效性和覆盖程度进行评估。实验结果表明,该验证平台能缩短验证周期,使综合覆盖率提高30%以上。 展开更多

关键词 pcie协议 验证平台 统一验证方法学 覆盖率 验证IP

在线阅读 下载PDF 职称材料

PCIe总线高速实时采集存储设计

8

作者 吕鹏 《计算机与网络》 2016年第11期59-61,共3页

目前对高速采集数据实时存储的需求不断提升,长时连续高速存储技术成为影响后继处理系统性能的关键技术之一。在非实时操作系统Windows XP下编写PCIe总线接口驱动程序,通过DMA传输的方式,对多个内存采用队列的形式直接操作系统物理地址... 目前对高速采集数据实时存储的需求不断提升,长时连续高速存储技术成为影响后继处理系统性能的关键技术之一。在非实时操作系统Windows XP下编写PCIe总线接口驱动程序,通过DMA传输的方式,对多个内存采用队列的形式直接操作系统物理地址,使采样数据长时间、连续和高速的存储,既可以实时进行信号分析也可以进行后期的离线数据处理。实验结果表明,实时采样数据以500 MB/s的速率连续存储4 h到大容量存储器设备中,能够保证数据100%正确和连续。 展开更多

关键词 Windows驱动 pcie协议 DMA传输方式 连续高速存储

在线阅读 下载PDF 职称材料

AI服务器GPU加速卡印制电路板制作关键技术

9

作者 徐北水 胡诗益 +2 位作者 陈蓓 许士玉 李晓维 《印制电路信息》 2025年第4期28-33,共6页

随着人工智能(AI)服务器加速卡模组集成度越来越高,盲孔叠层越来越密集,阶数越来越高,使得印制电路板(PCB)加工制作难度大幅提升。为此,拆解AI服务器图形处理器(GPU)加速卡多层板制作关键技术,分析AI服务器加速卡模组的加工与制作特点,... 随着人工智能(AI)服务器加速卡模组集成度越来越高,盲孔叠层越来越密集,阶数越来越高,使得印制电路板(PCB)加工制作难度大幅提升。为此,拆解AI服务器图形处理器(GPU)加速卡多层板制作关键技术,分析AI服务器加速卡模组的加工与制作特点,优化产品制作流程,解决产品制作难点,通过相关试验验证产品制作流程的可行性。研究结果可为AI服务器加速卡制作提供技术指导。 展开更多

关键词 AI服务器 加速卡印制板 总线接口pcie 5.0协议

在线阅读 下载PDF 职称材料

面向工业控制系统终端的轻量级组认证机制 被引量：10

10

作者 尚文利 杨路瑶 +3 位作者 陈春雨 尹隆 曾鹏 刘周斌 《信息与控制》 CSCD 北大核心 2019年第3期344-353,共10页

针对当前国内工控系统中普遍缺乏认证能力的现状,本文结合无证书签名和传统信息安全中的群组认证提出了一种面向工控终端的轻量级组认证机制,针对传统信息安全中的身份认证技术进行改进,实现工控系统中多机协作场景下对多台PLC进行同时... 针对当前国内工控系统中普遍缺乏认证能力的现状,本文结合无证书签名和传统信息安全中的群组认证提出了一种面向工控终端的轻量级组认证机制,针对传统信息安全中的身份认证技术进行改进,实现工控系统中多机协作场景下对多台PLC进行同时认证.基于本方案实现的可信PLC设备采用嵌入式处理器和安全处理单元的结构,在数据传输时采用PCIE协议传输,替代了传统的网络接口的数据传输,确保网络数据不会外泄,最大程度上保证了数据的安全性.验证表明,本文提出的轻量级组认证机制减少了认证过程的计算量和通信开销,能够解决控制系统中身份认证机制存在的终端计算能力有限等问题. 展开更多

关键词 无证书签名 组认证机制 pcie协议 安全处理单元

原文传递

基于FPGA的光纤通道HBA卡设计与实现 被引量：2

11

作者 俞则人 柴小丽 陆伟 《信息技术》 2015年第10期206-209,共4页

光纤通道(Fibre Channel,简称FC)是一种为网络系统设计的接口技术,随着网络互联的发展,大量的图像、信号、音视频内容需要通过可靠的数据网络通信系统来快速、高效、稳定的传输,为满足这种需求,提出基于FPGA的光纤通道HBA卡(Host Bus Ad... 光纤通道(Fibre Channel,简称FC)是一种为网络系统设计的接口技术,随着网络互联的发展,大量的图像、信号、音视频内容需要通过可靠的数据网络通信系统来快速、高效、稳定的传输,为满足这种需求,提出基于FPGA的光纤通道HBA卡(Host Bus Adapter,主机总线适配器)设计方案。该方案以Xilinx的KC705开发板为平台,参考FC协议实现了其中的FC-1,FC-2层,实现普通帧和ASM帧的快速收发。同时设计了PCIe多通道DMA控制器,使处理器通过该控制器高效访问FC网络,在2.125G的链路带宽中,有效传输速率可达1.92Gb/s。方案给出了硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。 展开更多

关键词 pcie协议 FC协议 主机总线适配器 FPGA逻辑设计

在线阅读 下载PDF 职称材料

基于FPGA的FC交换机设计与验证 被引量：2

12

作者 吕冬炜 柴小丽 武鑫 《信息技术》 2016年第8期159-162,共4页

为了满足现代航空电子系统大规模数据传输的要求,带宽高且延时低的FC技术(Fibre Channel)逐渐取代传统1553总线,成为新一代航电系统的数据总线。FC交换机是以光纤作为主要传输介质,完成FC网络系统中各节点的信息交换功能的设备。文中设... 为了满足现代航空电子系统大规模数据传输的要求,带宽高且延时低的FC技术(Fibre Channel)逐渐取代传统1553总线,成为新一代航电系统的数据总线。FC交换机是以光纤作为主要传输介质,完成FC网络系统中各节点的信息交换功能的设备。文中设计使用Xilinx公司的FPGA逻辑电路开发套件,根据FC协议设计FC-1层和FC-2层以完成普通帧和ASM帧的转发,参照Round_Robin算法实现交换机转发调度,分析研究Xilinx PCIE硬核模块,实现具有PCIE主机接口的FC光纤交换机。方案给出了关键模块的结构图和设计思想,实现的功能经过仿真,达到了设计要求。 展开更多

关键词 FC协议 pcie FPGA 光纤交换机

在线阅读 下载PDF 职称材料

采用RS编码的改进高速数据传输平台实现 被引量：8

13

作者 严紫薇 陈少华 张宝朋 《单片机与嵌入式系统应用》 2021年第5期79-83,共5页

为了满足部分工业控制系统的高速、单向数据传输需求,基于Aurora协议和PCIE接口设计了高速数据传输平台,在AX7325开发板上完成逻辑电路设计和实验仿真。采用RS编码技术,改善了单向传输中高误码率和数据包丢失的情况,并实现了多个RS编译... 为了满足部分工业控制系统的高速、单向数据传输需求,基于Aurora协议和PCIE接口设计了高速数据传输平台,在AX7325开发板上完成逻辑电路设计和实验仿真。采用RS编码技术,改善了单向传输中高误码率和数据包丢失的情况,并实现了多个RS编译码单元并行处理的管理控制。经过仿真和板级实验,所设计的改进高速数据传输平台可满足传输速率要求,性能稳定,误码率低。 展开更多

关键词 FPGA Aurora协议 光纤通信 pcie接口

在线阅读 下载PDF 职称材料

支持多种航电通信协议系统的设计

14

作者 郭良帅 宗竹林 《火控雷达技术》 2012年第2期85-88,共4页

以FPGA为核心、HI-1575和SFP为接口设计了一个可以支持1553B、FC-AE、FC-AE-1553B三种航电通信协议的开发板,并基于此开发板搭建网络系统,完成相应协议下的通信工作。同时,网络上的数据可以通过开发板上的PCIE、Ethernet接口实时地传输... 以FPGA为核心、HI-1575和SFP为接口设计了一个可以支持1553B、FC-AE、FC-AE-1553B三种航电通信协议的开发板,并基于此开发板搭建网络系统,完成相应协议下的通信工作。同时,网络上的数据可以通过开发板上的PCIE、Ethernet接口实时地传输至计算机,并完成数据测试。 展开更多

关键词 FPGA 1553B FC-AE FC—AE-1553B 通信协议 pcie

在线阅读 下载PDF 职称材料

基于FPGA的1394接口子卡设计与实现

15

作者 马航航 权小龙 +1 位作者 陈超 许铭 《电子测试》 2024年第6期23-27,共5页

针对现代军用航空领域中传统数据总线(如1553总线)无法满足机载总线对高传输速率、高可靠性、强实时性的需求,提出一种基于现场可编程门阵列(FPGA)的1394接口子卡设计方案,以AS5643协议为核心实现航空机载总线功能。该子卡硬件由FPGA电... 针对现代军用航空领域中传统数据总线(如1553总线)无法满足机载总线对高传输速率、高可靠性、强实时性的需求,提出一种基于现场可编程门阵列(FPGA)的1394接口子卡设计方案,以AS5643协议为核心实现航空机载总线功能。该子卡硬件由FPGA电路(采用Xilinx XC5VSX50T)、物理层电路(TI TSB41BA3D)、链路层电路(TSB12LV32)、电源电路及PCIe接口电路等组成,可完成AS5643协议解析、1394总线数据收发及与CPU的数据交互;逻辑设计通过FPGA实现寄存器控制、数据缓冲、DMA控制等模块,支撑协议功能落地;软件层面开发驱动软件(C语言编写,运行于PowerPC平台),提供系统控制、消息控制等接口。为验证设计有效性,通过信号质量测试系统检测子卡误码率与眼图,结果符合要求;同时利用直流电源、PC机等专用测试设备,对资源(Resource)、自测试(BIT)、实时时钟(RTC)及通信(Trans)功能进行测试,均通过验证。该1394接口子卡可满足航空机载总线网络需求,为航空装备总线网络研究提供可行技术方案。 展开更多

关键词 FPGA 1394接口子卡 AS5643协议 机载总线 pcie接口 物理层电路 链路层电路

在线阅读 下载PDF 职称材料