期刊文献+
共找到80篇文章
< 1 2 4 >
每页显示 20 50 100
基于HLS的机器学习FPGA加速及其在STCF触发系统预研中的初步应用
1
作者 周子煊 郝艺迪 +2 位作者 封常青 方竹君 刘树彬 《核电子学与探测技术》 北大核心 2026年第3期297-308,共12页
以人工神经网络为代表的机器学习算法目前已得到日益广泛的应用。当前主流的现场可编程逻辑门阵列(FPGA)芯片拥有丰富的逻辑资源与高速数据接口,并内置大量硬件乘法器等计算单元。相比基于CPU、GPU软件部署的复杂算法模型,利用FPGA可实... 以人工神经网络为代表的机器学习算法目前已得到日益广泛的应用。当前主流的现场可编程逻辑门阵列(FPGA)芯片拥有丰富的逻辑资源与高速数据接口,并内置大量硬件乘法器等计算单元。相比基于CPU、GPU软件部署的复杂算法模型,利用FPGA可实现中小规模神经网络的硬件化部署,且具有低功耗、低延迟和高吞吐率等优势。近年来出现的高层次综合(High-Level Synthesis,HLS)技术,能够将采用高级编程语言编写的软件程序编译为数字逻辑电路描述,为神经网络算法的FPGA加速提供了便捷的手段。本文介绍了利用一款HLS工具——hls4ml实现神经网络算法编译综合、模型优化及FPGA部署的流程。同时围绕超级陶粲装置(STCF)触发系统关键技术预研中的主漂移室(MDC)三维径迹z向顶点重建需求,介绍了基于hls4ml的神经网络算法设计优化及FPGA加速的具体步骤。测试结果表明,该方法能够有效提升触发系统的实时处理能力,在保证算法精度的同时,显著降低了资源利用率,使神经网络的轻量化硬件部署成为现实。本文的研究为机器学习算法在大型粒子物理实验触发系统中的FPGA加速提供了参考范例。 展开更多
关键词 HLS fpga加速 hls4ml STCF触发系统
在线阅读 下载PDF
基于FPGA的无人车网络时间触发交换机设计
2
作者 王东浩 李欣欣 江必铭 《仪表技术与传感器》 北大核心 2025年第1期26-31,72,共7页
无人车载网络兼容时间触发通信业务与事件触发通信业务,由于无人驾驶技术的需求,高清摄像头与各种传感器会产生大量事件触发数据。为避免突发大流量的事件触发对时间触发的确定性产生影响,引起时间触发消息帧传输时延增大、消息传输时... 无人车载网络兼容时间触发通信业务与事件触发通信业务,由于无人驾驶技术的需求,高清摄像头与各种传感器会产生大量事件触发数据。为避免突发大流量的事件触发对时间触发的确定性产生影响,引起时间触发消息帧传输时延增大、消息传输时延出现抖动,基于FPGA设计了一种双平面时间触发交换机。该交换机通过联合输入交叉节点排队平面与共享存储交换平面分别存储调度时间触发消息帧与事件触发消息帧,通过抢占机制保证时间触发通信的确定性。交换机吞吐量可达950 Mbit/s,时间触发通信延迟抖动在100 ns以内,提高了通信的确定性,并成功应用于无人车网络中。 展开更多
关键词 fpga 车载网络 时间触发 交换结构 交换机 模块设计
在线阅读 下载PDF
采用FPGA的多路高压IGBT驱动触发器研制 被引量:11
3
作者 刘超 尚雷 +1 位作者 郭亮 葛磊 《高电压技术》 EI CAS CSCD 北大核心 2009年第2期350-354,共5页
为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列(FPGA)和微控制器(MCU)的多路高压IGBT驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延... 为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列(FPGA)和微控制器(MCU)的多路高压IGBT驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300V/800A)感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽'脉宽及延时可分别以步进1Hz、0.1μs、0.1μs进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。 展开更多
关键词 现场可编程门阵列 单片机 触发器 IGBT 固态调制器 DS1624
原文传递
基于FPGA多模时间同步触发系统的研究与设计 被引量:4
4
作者 邹虹 纪龙蛰 +2 位作者 邢园丁 赵艳 张继军 《测试技术学报》 2016年第2期114-119,共6页
分布式测试系统需要对不同基站的测试触发脉冲进行时间同步,利用卫星导航系统的授时功能可以实现高精度的时频校准和同步定时.本文设计了由GPS/BD2双模接收机和本地高稳晶振组成的多模时间同步触发系统,用FPGA作为主控制器进行系统与上... 分布式测试系统需要对不同基站的测试触发脉冲进行时间同步,利用卫星导航系统的授时功能可以实现高精度的时频校准和同步定时.本文设计了由GPS/BD2双模接收机和本地高稳晶振组成的多模时间同步触发系统,用FPGA作为主控制器进行系统与上位机的数据通信和指令操作,完成了系统的硬件电路研制与用户界面编程,实现了对不同测试基站的高精度授时与同步脉冲触发功能. 展开更多
关键词 分布式测试系统 卫星授时 fpga 同步脉冲触发
在线阅读 下载PDF
励磁系统中可控硅触发脉冲的FPGA编程实现 被引量:3
5
作者 刘艳萍 李素玲 +1 位作者 李志军 马军 《大电机技术》 北大核心 2007年第1期49-51,共3页
可控硅触发脉冲产生电路适用于单相、三相全控桥式供电装置中。一般可控硅移相触发电路采用硬件实现。本文中利用FPGA芯片由VHDL语言编程实现,可以更准确、简便地产生可控硅移相触发所需的双窄脉冲。与硬件电路实现相比,FPGA(现场可编... 可控硅触发脉冲产生电路适用于单相、三相全控桥式供电装置中。一般可控硅移相触发电路采用硬件实现。本文中利用FPGA芯片由VHDL语言编程实现,可以更准确、简便地产生可控硅移相触发所需的双窄脉冲。与硬件电路实现相比,FPGA(现场可编程门阵列)的实现不但能有效防止由于可控硅换流而引起的误控制,而且集成度高,更精确和灵活。 展开更多
关键词 可控硅 移相触发 fpga VHDL
在线阅读 下载PDF
基于ARM和FPGA的LXI触发机制实现 被引量:2
6
作者 孟升卫 王欢 尹洪涛 《电子测量技术》 2013年第6期77-81,共5页
触发是保证自动测试系统中设备间同步运作的一种有效机制,对于完善自动测试系统的功能有着重要意义。LXI规范一共提出了5种LXI设备触发方式,为了实现这些触发方式,根据LXI触发模型,提出了一种基于ARM处理器和FPGA的实现方法,并且详细讨... 触发是保证自动测试系统中设备间同步运作的一种有效机制,对于完善自动测试系统的功能有着重要意义。LXI规范一共提出了5种LXI设备触发方式,为了实现这些触发方式,根据LXI触发模型,提出了一种基于ARM处理器和FPGA的实现方法,并且详细讨论了该方法中的FPGA逻辑设计和ARM软件设计。经过测试验证,使用该方法能够实现LAN触发、同步时钟触发和硬件线触发的功能,并且同步时钟触发方式能达到120ns的触发精度,硬件触发方式能达到25ns的触发精度。 展开更多
关键词 LXI 触发 fpga ARM 精度
在线阅读 下载PDF
一种基于FPGA/SOPC的逻辑分析仪设计 被引量:4
7
作者 许浩 宋跃 +1 位作者 余炽业 汪振 《仪表技术与传感器》 CSCD 北大核心 2009年第4期115-117,共3页
设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在N ios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能。文... 设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在N ios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能。文中详细介绍逻辑分析仪的SOPC设计思想和实现原理,同时叙述了采样和数据存储电路以及触发核中序列触发的设计方法。实践表明,该设计方法是有效和切实可行的。 展开更多
关键词 逻辑分析仪 fpga/SOPC NIOS-II 序列触发 数据采集
在线阅读 下载PDF
基于FPGA的火炮实验场多相机触发控制系统 被引量:3
8
作者 戴劲松 董永明 王茂森 《兵工自动化》 2014年第3期69-71,共3页
为实现火炮射击实验场多相机实时采集实验图像,设计基于FPGA的火炮试验场多相机触发控制系统。系统以FPGA为控制核心,以键盘的输入以及上位机和下位机的RS-485通信作为控制手段。详细介绍系统的软硬件设计,并通过FPGA逻辑分析仪实时在... 为实现火炮射击实验场多相机实时采集实验图像,设计基于FPGA的火炮试验场多相机触发控制系统。系统以FPGA为控制核心,以键盘的输入以及上位机和下位机的RS-485通信作为控制手段。详细介绍系统的软硬件设计,并通过FPGA逻辑分析仪实时在线仿真。仿真结果表明:该系统原理简单、结构紧凑、控制手段多、可靠性高,能克服传统触发电路的缺陷,满足火炮发射场多相机触发控制的要求。 展开更多
关键词 火炮射击试验场 多相机触发 在线仿真 RS-485通信
在线阅读 下载PDF
基于FPGA和USB接口的超声波信号高速采集卡 被引量:4
9
作者 许西宁 余祖俊 《北京交通大学学报》 CAS CSCD 北大核心 2011年第6期89-92,共4页
在超声波钢轨缺陷检测系统中,需使用采集频率大于100 MHz的AD采集卡,为此设计了应用现场可编程门阵列(Field-Programmable Gate Array,FPGA)和基于USB 2.0接口的超声波信号高速采集卡.文中论述了硬件电路设计方案及程序设计方法,在基于C... 在超声波钢轨缺陷检测系统中,需使用采集频率大于100 MHz的AD采集卡,为此设计了应用现场可编程门阵列(Field-Programmable Gate Array,FPGA)和基于USB 2.0接口的超声波信号高速采集卡.文中论述了硬件电路设计方案及程序设计方法,在基于CY7C68013的USB 2.0通用接口芯片上实现了大量数据传输的固件程序设计、驱动程序设计.该采集卡模拟信号采集频率可达100 MHz,数据传输速率大于20 Mb/s,可实时采集超声波信号,运行稳定,无丢包现象. 展开更多
关键词 现场可编程门阵列 USB 2.0 中触发 驱动程序
在线阅读 下载PDF
数字存储示波器中触发电路的FPGA设计与实现 被引量:9
10
作者 李世文 潘中良 《中国仪器仪表》 2009年第3期68-71,共4页
本文对数字存储示波器的触发电路采用全数字化设计,并用FPGA实现。所设计的触发电路主要包括触发源选择、触发比较、预触发等。先采用FPGA中RAM资源定制了一个2K字节的FIFO作为采集数据的暂存区,然后通过控制FIFO的读写,以实现触发电路... 本文对数字存储示波器的触发电路采用全数字化设计,并用FPGA实现。所设计的触发电路主要包括触发源选择、触发比较、预触发等。先采用FPGA中RAM资源定制了一个2K字节的FIFO作为采集数据的暂存区,然后通过控制FIFO的读写,以实现触发电路的多种功能。 展开更多
关键词 数字存储示波器 fpga 触发电路
在线阅读 下载PDF
单片机和FPGA的可控硅触发电路的设计与实现 被引量:7
11
作者 王卫兵 孙永杰 刘卫东 《哈尔滨理工大学学报》 CAS 北大核心 2009年第3期1-4,共4页
针对模拟集成可控硅触发电路因元件的分散性,各触发器移相控制存在不一致的问题,设计了基于单片机和FPGA的数字式可控硅触发电路,利用A/D转换器将模拟的电压控制量预处理为数字信号量,经由脉冲同步、移向,产生满足要求的可控硅门级触发... 针对模拟集成可控硅触发电路因元件的分散性,各触发器移相控制存在不一致的问题,设计了基于单片机和FPGA的数字式可控硅触发电路,利用A/D转换器将模拟的电压控制量预处理为数字信号量,经由脉冲同步、移向,产生满足要求的可控硅门级触发脉冲.试验结果表明,该数字式可控硅触发电路,控制精确度高,触发角α的控制误差在0.09°-0.66°范围内. 展开更多
关键词 可控硅触发电路 单片机 fpga
在线阅读 下载PDF
FPGA设计中时钟设计的探讨 被引量:6
12
作者 段有为 《无线电工程》 2007年第5期62-64,共3页
在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件。探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。有利于FPGA设计人员在较短的时间内掌... 在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件。探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。有利于FPGA设计人员在较短的时间内掌握FPGA时钟设计技术。 展开更多
关键词 fpga 时钟设计 逻辑 触发器
在线阅读 下载PDF
基于FPGA的全数字触发器的设计 被引量:4
13
作者 宋晓梅 杨金涛 荣庆华 《西安工程大学学报》 CAS 2009年第4期98-102,共5页
利用Quartus II开发软件,底层采用VHDL编程,顶层采用原理图连接的方式在Altera FP-GA上设计了三相可控硅全数字触发器.实践表明,这种采用FPGA设计的数字触发器,既克服了传统采用MCU设计的控制器易受干扰、程序易跑飞的缺点,又兼顾了模... 利用Quartus II开发软件,底层采用VHDL编程,顶层采用原理图连接的方式在Altera FP-GA上设计了三相可控硅全数字触发器.实践表明,这种采用FPGA设计的数字触发器,既克服了传统采用MCU设计的控制器易受干扰、程序易跑飞的缺点,又兼顾了模拟触发器的很多特点,且外围电路简单,调试和系统升级更加方便. 展开更多
关键词 晶闸管 触发脉冲 数字移相 现场可编程门陈列
在线阅读 下载PDF
基于FPGA的晶闸管过零触发调功电路设计 被引量:1
14
作者 袁新娣 《微计算机信息》 北大核心 2008年第29期311-312,221,共3页
本文针对传统的用模拟电路方法设计晶闸管过零触发脉冲电路的缺点,采用FPGA为核心,设计了一个8级功率可调的晶闸管过零触发电路,该电路包括三部分:过零脉冲产生;控制信号产生;负载触发脉冲产生。三相同步方波信号输入该电路后,将产生6... 本文针对传统的用模拟电路方法设计晶闸管过零触发脉冲电路的缺点,采用FPGA为核心,设计了一个8级功率可调的晶闸管过零触发电路,该电路包括三部分:过零脉冲产生;控制信号产生;负载触发脉冲产生。三相同步方波信号输入该电路后,将产生6路脉冲个数可调的过零触发信号,从而实现对负载功率的调节。文章采用QuartsⅡ平台仿真,VHDL语言实现编程,电路简单实用,可靠性高。 展开更多
关键词 晶闸管 调功器 过零触发 EPGA
在线阅读 下载PDF
可变长移位寄存器在高速数据采集中的应用与FPGA实现 被引量:2
15
作者 陈永强 雷雨 《西华大学学报(自然科学版)》 CAS 2013年第4期61-63,99,共4页
为改善高速数据采集系统的信噪比(SNR)和死区时间(dead-time),提出了一种将可变长度移位寄存器应用于高速数据采集系统的方案,给出了其FPGA的实现方法。仿真结果表明,该方案既提高了高速数据采集系统的信噪比又减小了系统的死区时间。
关键词 触发控制单元 可变长度移位寄存器 信噪比 重触发 现场可编程门阵列
在线阅读 下载PDF
基于FPGA的双边沿触发实现
16
作者 周磊 成开友 《盐城工学院学报(自然科学版)》 CAS 2012年第1期41-44,共4页
数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触... 数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触发。在同样的时钟触发下,系统功耗大大降低,且系统数据处理速度提升一倍。 展开更多
关键词 延时 单稳态触发器 采样 双边沿触发 fpga
在线阅读 下载PDF
一种基于FPGA的数字逻辑分析仪的设计和实现
17
作者 彭华厦 吴舒辞 朱俊杰 《机电产品开发与创新》 2007年第6期96-97,99,共3页
设计和实现了一种基于MCU+FPGA的逻辑分析仪。该逻辑分析仪的逻辑信号门限电压可在0~5V范围内按256级变化,精度达到0.01V。数字信号发生器能重复输出8路频率为100±0.5Hz且可预置的循环移位逻辑信号序列。测试结果表明该系统稳定精... 设计和实现了一种基于MCU+FPGA的逻辑分析仪。该逻辑分析仪的逻辑信号门限电压可在0~5V范围内按256级变化,精度达到0.01V。数字信号发生器能重复输出8路频率为100±0.5Hz且可预置的循环移位逻辑信号序列。测试结果表明该系统稳定精确,操作简单、成本低等特点,具有广阔的应用前景。 展开更多
关键词 fpga 信号发生 信号处理 触发控制
在线阅读 下载PDF
基于FPGA的高性能触发控制器设计 被引量:3
18
作者 杜恩武 阳雨妍 +1 位作者 江剑 徐忆 《电子测量技术》 2017年第10期21-25,共5页
爆炸场参数测试现场环境比较恶劣,为提高触发控制器的可靠性与稳定性,设计了基于FPGA的高性能同步触发器。分别基于独立元器件与FPGA设计了触发控制器,并根据爆炸参数测试要求设计相关参数,同时分析了采用FPGA芯片设计带来的稳定性与可... 爆炸场参数测试现场环境比较恶劣,为提高触发控制器的可靠性与稳定性,设计了基于FPGA的高性能同步触发器。分别基于独立元器件与FPGA设计了触发控制器,并根据爆炸参数测试要求设计相关参数,同时分析了采用FPGA芯片设计带来的稳定性与可靠性等优点。通过多次实际实验表明,基于FPGA的触发控制器在极端温度条件下各通道同步时间小于50ns,误触发率为0,具有更高的稳定性与可靠性。 展开更多
关键词 fpga 触发控制器 可靠性 稳定性
在线阅读 下载PDF
基于FPGA一种真随机数生成器的设计和实现 被引量:2
19
作者 吴飞 李艳萍 《计算机应用与软件》 CSCD 北大核心 2013年第11期258-260,286,共4页
针对随机数在保密通信中的应用,设计并实现一种基于FPGA的真随机数生成器,将RS触发器的亚稳态作为随机源,减小时钟信号的相位偏移,最小化内部元件的工艺差异,从而保证输出序列的随机性,对多个触发器的输出进行异或操作并且加入后处理模... 针对随机数在保密通信中的应用,设计并实现一种基于FPGA的真随机数生成器,将RS触发器的亚稳态作为随机源,减小时钟信号的相位偏移,最小化内部元件的工艺差异,从而保证输出序列的随机性,对多个触发器的输出进行异或操作并且加入后处理模块来提高随机序列的质量和增加每比特的熵。该设计在Xilinx Spartan3 XC3S400平台上实现,产生的随机序列可通过NIST测试,满足设计要求。该真随机数发生器仅由普通逻辑单元组成,能快速移植到集成电路设计流程中,缩短开发周期。 展开更多
关键词 真随机数发生器 现场可编程门阵列 查找表 亚稳态 触发器 后处理
在线阅读 下载PDF
基于FPGA下GDF格式的HDB3编码电路 被引量:4
20
作者 鲁继超 胡建萍 陈显萼 《杭州电子工业学院学报》 2003年第3期38-41,共4页
阐述了脉冲编码调制(PCM)基带常用码型及其特点。在此基础上,详细描述了单极性归零码(NRZ)和高密度三阶码(HDB3)的相互转换的基础原理,讨论了采用现场可编程逻辑(FPGA)实现其转换方案,并给出了转换的电路原理图和仿真波形。结果表明用F... 阐述了脉冲编码调制(PCM)基带常用码型及其特点。在此基础上,详细描述了单极性归零码(NRZ)和高密度三阶码(HDB3)的相互转换的基础原理,讨论了采用现场可编程逻辑(FPGA)实现其转换方案,并给出了转换的电路原理图和仿真波形。结果表明用FPGA实现NRZ到HDB3的转换比采用专用集成电路具有结构简单,体积更小,灵活性高,调试方便等优点。 展开更多
关键词 fpga GDF格式 HDB3 脉冲编码调制 高密度三阶码 现场可编程逻辑 单极性归零码
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部