基于FPGA的MIL-STD-1553B总线接口曼彻斯特编解码设计 被引量：1

1

作者 王彦朋 李鑫 王晓君 《通信与信息技术》 2025年第3期79-83,94,共6页

MIL-STD-1553B是一种广泛应用于航空航天领域的数字通信总线标准,用于在飞行器和地面设备之间进行数据通信。它的特点是高可靠性、抗干扰能力强以及数据传输速度适中。在1553B总线中,数据采用曼彻斯特码进行传输,以确保数据的可靠性和... MIL-STD-1553B是一种广泛应用于航空航天领域的数字通信总线标准,用于在飞行器和地面设备之间进行数据通信。它的特点是高可靠性、抗干扰能力强以及数据传输速度适中。在1553B总线中,数据采用曼彻斯特码进行传输,以确保数据的可靠性和完整性。基于FPGA的MIL-STD-1553B总线接口曼彻斯特编解码设计旨在实现对MILSTD-1553B总线数据的可靠编解码。该设计通过使用FPGA芯片,结合曼彻斯特编解码算法和奇偶校验机制,实现了对1553B总线数据的高效处理。接收端负责将串行数据解码为并行数据,并进行校验以确保数据的准确性,而发送端则负责将并行数据编码为符合标准的串行数据,并添加必要的同步头和校验位。这种设计能够满足航空航天等领域对于1553B总线通信的严格要求,提高了数据传输的可靠性和稳定性。在深入分析1553B总线接口的基础上,使用Verilog语言实现曼彻斯特编解码器的工作原理、工作过程、逻辑设计及仿真验证。 展开更多

关键词 fpga 曼彻斯特编解码 1553B协议 VERILOG

在线阅读 下载PDF 职称材料

SpaceWire Codec接收端FPGA时序设计 被引量：2

2

作者 唐萍 李慧军 《微计算机信息》 2009年第2期178-179,198,共3页

SpaceWire是一种面向空间应用的数据总线网络,它支持高速、点对点、全双工的串行总线传输。本文实现了基于FPGA的SpaceWire Codec接收端实现过程中时钟的恢复,复位信号的处理,DS信号的检测和处理,介绍了多时钟域的设计方法。

关键词 fpga SPACEWIRE codec 复位 DS解码 多时钟域设计

在线阅读 下载PDF 职称材料

基于LC3的长时后置滤波器研究及其FPGA实现 被引量：1

3

作者 李镔 王法翔 《集成电路与嵌入式系统》 2025年第1期74-80,共7页

基于LC3编码协议,详细探讨了长时后置滤波器(LTPF)的硬件设计与实现。研究内容包括LTPF的基本原理、硬件设计架构及其在FPGA上的实现和测试。通过使用Altera(已被英特尔收购)MAX 10开发板进行了验证,结果显示,硬件实现显著提高了处理效... 基于LC3编码协议,详细探讨了长时后置滤波器(LTPF)的硬件设计与实现。研究内容包括LTPF的基本原理、硬件设计架构及其在FPGA上的实现和测试。通过使用Altera(已被英特尔收购)MAX 10开发板进行了验证,结果显示,硬件实现显著提高了处理效率,并在较低资源消耗下实现了LTPF的硬件加速功能。此外,本文还将硬件实现与STM32平台上的C语言定点程序进行了对比,展示了硬件设计在处理速度和资源利用上的优势。研究结果表明,尽管当前设计已优于软件架构,但未来通过逻辑重组或流水线技术对设计进行优化,系统性能还有提升空间。 展开更多

关键词 音频编解码器 LC3 基音检测 自相关函数 LTPF 基音周期 fpga

在线阅读 下载PDF 职称材料

基于FPGA的HD-SDI编解码技术的研究与开发 被引量：7

4

作者 李彦迪 金伟正 王丹 《电子技术应用》 北大核心 2012年第12期48-50,共3页

采用Xilinx公司Spartan-6系列FPGA芯片,成功设计了一种符合SMPTE292M标准的HD-SDI编码方案,并且通过功能仿真验证了方案的可行性。

关键词 HD—SDI 编解码 fpga 高清视频

在线阅读 下载PDF 职称材料

基于FPGA的HDB3编解码器设计 被引量：10

5

作者 吴海涛 陈英俊 梁迎春 《微计算机信息》 北大核心 2008年第17期236-238,共3页

分析了HDB3编解码原理,提出了一种适合于在现场可编程门阵列FPGA上实现的HDB3编译码器的硬件实现方案,在FPGA上完成了布局布线和时序仿真,最后给出了仿真和实验结果。结果表明该方案切实可行,编译码器运行稳定可靠,已用于实际项目中。

关键词 HDB3编解码 fpga VHDL

在线阅读 下载PDF 职称材料

基于FPGA的曼彻斯特编解码器设计 被引量：11

6

作者 汤晓曦 尹蕾 +1 位作者 许晏 陈泉根 《电子设计工程》 2011年第23期171-173,177,共4页

自上世纪80年代以来,MIL-STD-1553B总线标准已广泛应用于海陆空三军,但是其核心编解码芯片多为国外生产,为实现自主研发,设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述语言(Verilog)设计电路,... 自上世纪80年代以来,MIL-STD-1553B总线标准已广泛应用于海陆空三军,但是其核心编解码芯片多为国外生产,为实现自主研发,设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述语言(Verilog)设计电路,ISE完成综合和布局布线的工作,并用modelSim进行仿真验证。在深入分析曼彻斯特码型特点的基础上,对编解码器的工作过程和逻辑结构进行详细介绍。 展开更多

关键词 MIL-STD-1553B总线 曼彻斯特码 fpga VERILOG

在线阅读 下载PDF 职称材料

基于FPGA的音频编解码芯片接口设计 被引量：9

7

作者 王杰玉 杜炜 潘红兵 《现代电子技术》 2009年第5期179-181,共3页

24位立体声音频编解码芯片WM8731因其高性能、低功耗等优点在很多音频产品中得到了广泛应用。介绍了其基于FPGA的接口电路的设计,包括芯片配置模块与音频数据接口模块等,使得控制器只通过寄存器就可以方便地对其进行操作,而不需要考虑... 24位立体声音频编解码芯片WM8731因其高性能、低功耗等优点在很多音频产品中得到了广泛应用。介绍了其基于FPGA的接口电路的设计,包括芯片配置模块与音频数据接口模块等,使得控制器只通过寄存器就可以方便地对其进行操作,而不需要考虑其接口电路复杂的时钟时序问题,从而有效地降低了利用此芯片的难度。整个设计以VHDL和Verilog HDL语言在Max+PlusⅡ里实现,并进行了验证,结果表明能满足使用者的要求且操作简单。对其他编解码芯片的接口设计也有一定的参考作用。 展开更多

关键词 WM8731 fpga 接口设计 音频编解码芯片

在线阅读 下载PDF 职称材料

RS-CC的级联编码设计及其嵌入式FPGA实现 被引量：4

8

作者 龙昭华 王国锋 雷维嘉 《计算机工程与设计》 CSCD 北大核心 2009年第23期5369-5371,5375,共4页

分析了802.16e无线通信系统,针对设计过程中经常出现的数据信息不同步问题,提出了一种基于RS(64,48,8)+CC(2,1,7)+交织的级联编码设计方案。该方案利用功能模块化的设计理念,达到了在不增加译码复杂度的情况下实现有效而可靠的通信。通... 分析了802.16e无线通信系统,针对设计过程中经常出现的数据信息不同步问题,提出了一种基于RS(64,48,8)+CC(2,1,7)+交织的级联编码设计方案。该方案利用功能模块化的设计理念,达到了在不增加译码复杂度的情况下实现有效而可靠的通信。通过将各级编解码模块化,利用FPGA技术实现了整个级联纠错编译码系统。实验结果表明,模块化的FPGA嵌入式设计不仅提高了系统的稳定性,还大大缩短了开发周期。 展开更多

关键词 可编程逻辑门阵列 卷积码 嵌入式 纠错编码 级联

在线阅读 下载PDF 职称材料

循环冗余校验编译码的并行处理研究及其FPGA实现 被引量：4

9

作者 黄海波 刘磊 鲍黎波 《湖北汽车工业学院学报》 2003年第4期27-30,共4页

针对高速通信信道的误码检测,在传统串行CRC的产生和校验的基础上,推导和建立了并行8位CRC的逻辑关系,并在FPGA上编程实现。同时这种并行处理方法也适合于其它位宽的CRC电路,为高速数据的可靠传输提供了可靠保障。

关键词 CRC 生成多项式 编译码 fpga

在线阅读 下载PDF 职称材料

基于FPGA的HDB3编解码器的设计与实现 被引量：4

10

作者 韩德红 孙筱萌 张显才 《空军雷达学院学报》 2010年第4期274-276,280,共4页

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设... 为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明:系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中. 展开更多

关键词 HDB3编解码 现场可编程门阵列 VHDL语言

在线阅读 下载PDF 职称材料

HDB3编译码电路的FPGA设计 被引量：1

11

作者 卢晶琦 《现代电子技术》 2008年第16期1-2,共2页

HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中。针对现有HDB3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB3编码器,并从实际应用出... HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中。针对现有HDB3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB3编码器,并从实际应用出发,将误码检测和位同步提取融入译码器芯片中。仿真和实测表明,编译码功能正确,且相对延时较小、灵活性高,具有实用价值。 展开更多

关键词 HDB3码 编译码器 fpga VHDL

在线阅读 下载PDF 职称材料

基于FPGA的WIMAX LDPC码编译码器的设计

12

作者 王秀敏 沈建明 +1 位作者 张洋 付娟 《浙江大学学报（理学版）》 CAS CSCD 2012年第1期112-116,共5页

提出了一种适合于WIMAX标准的所有码长和码率LDPC码的编码器结构,充分利用了校验矩阵的特点降低硬件实现复杂度.设计了一种基于TDMP-NMS算法的码长码率均可配置的支持连续译码的LDPC码译码器,支持该标准中所有码长和码率LDPC码的译码,... 提出了一种适合于WIMAX标准的所有码长和码率LDPC码的编码器结构,充分利用了校验矩阵的特点降低硬件实现复杂度.设计了一种基于TDMP-NMS算法的码长码率均可配置的支持连续译码的LDPC码译码器,支持该标准中所有码长和码率LDPC码的译码,通过仿真得出了在保证译码器误码率性能前提下的最优量化比特位宽和各码率的最优归一化因子.采用一种新的适合于TDMP算法的动态迭代停止准则,结果表明,所采用的方案有效降低了译码器的资源消耗,提高了吞吐率. 展开更多

关键词 WIMAX ldpc码编译码器 tdmp-nms 现场可编程逻辑门阵列

在线阅读 下载PDF 职称材料

基于FPGA的CRC码编译码器研究 被引量：1

13

作者 黄军友 《齐齐哈尔大学学报（自然科学版）》 2013年第6期30-34,共5页

针对通信系统的数据传输信号受到干扰造成误码,对CRC码生成、CRC码编译步骤、CRC-12编译码器的FPGA实现进行了研究。基于差错控制编码和QuartusⅡ平台,采用串行算法并用VHDL语言设计实现循环冗余校验码CRC-12的编译码,仿真结果表明:可... 针对通信系统的数据传输信号受到干扰造成误码,对CRC码生成、CRC码编译步骤、CRC-12编译码器的FPGA实现进行了研究。基于差错控制编码和QuartusⅡ平台,采用串行算法并用VHDL语言设计实现循环冗余校验码CRC-12的编译码,仿真结果表明:可大大提高算法的运行速度,CRC检错能力取决于生成多项式的阶次。 展开更多

关键词 循环冗余校验 编译码器 fpga 仿真

在线阅读 下载PDF 职称材料

高精度二维DCT的结构优化算法研究及FPGA实现

14

作者 何业军 刘鹏 +2 位作者 雷海军 提干 李先义 《电视技术》 北大核心 2011年第15期68-70,83,共4页

提出了一种基于5级流水线的高精度向量乘法器的二维DCT VLSI结构。采用一维DCT行处理,转置RAM存储器,一维DCT列处理的流水线结构代替复用一维DCT算法以提高速度,并且在一维DCT算法模块中,对于系数乘法,采用并行乘法的结构,可以进一步提... 提出了一种基于5级流水线的高精度向量乘法器的二维DCT VLSI结构。采用一维DCT行处理,转置RAM存储器,一维DCT列处理的流水线结构代替复用一维DCT算法以提高速度,并且在一维DCT算法模块中,对于系数乘法,采用并行乘法的结构,可以进一步提高运算速度。在高精度方面,采用移位的方案,精度精确到小数点后5位,满足高精度的需求。在FPGA平台上仿真结果表明,与传统的2D DCT设计相比,可以减少硬件资源,降低功耗,提高精度。 展开更多

关键词 编解码 流水线 二维DCT 高精度 现场可编程门阵列

在线阅读 下载PDF 职称材料

基于FPGA的数字基带传输系统编译码器的设计

15

作者 李敏 《湖北民族学院学报（自然科学版）》 CAS 2010年第2期191-193,共3页

选择合适的基带码型是数字基带传输的关键,HDB3码型因其特点成为ITU推荐使用的基带传输码型之一.提出了一种基于FPGA实现HDB3编译码的设计方法,采用VHDL语言,并在Quartus Ⅱ的环境中,验证了该方法实现HDB3编码译码的正确性.

关键词 HDB3编译码 fpga QuartusⅡ

在线阅读 下载PDF 职称材料

语音调度电路的FPGA解决方案 被引量：1

16

作者 陈演平 《上海船舶运输科学研究所学报》 2006年第1期14-21,共8页

提出了一种用FPGA技术实现任意形式的语音调度电路的方法。该方法运用语音组合矩阵的概念,通过FPGA器件实施多路语音的并行处理技术,为语音通信中的会议、广播、多组广播、监听等所有种类的语音调度电路提供了一个全面的解决方案。文中... 提出了一种用FPGA技术实现任意形式的语音调度电路的方法。该方法运用语音组合矩阵的概念,通过FPGA器件实施多路语音的并行处理技术,为语音通信中的会议、广播、多组广播、监听等所有种类的语音调度电路提供了一个全面的解决方案。文中对采用这一解决方案的语音调度电路的同步方式、信号动态范围、背景噪声抑制等做了分析,并介绍了一个32路的语音调度电路设计实例。 展开更多

关键词 信息处理技术 语音调度 fpga 双端口RAM PCM编解码 语音信号加法器

在线阅读 下载PDF 职称材料

基于音频编解码器TLV320AIC23与FPGA/CPLD的数字化语音处理系统 被引量：3

17

作者 袁晔 韩立金 景晓军 《电子技术应用》 北大核心 2007年第10期37-40,共4页

提供了基于FPGA/CPLD的数字化音频处理系统的典型解决方案。该方案由语音芯片(TLV320AIC23)和处理器(FPGA/CPLD)两部分组成。语音芯片完成模拟语音信号与数字信号之间的相互转换,包括ADC和DAC;处理器则完成对经模数转换后的语音信号在... 提供了基于FPGA/CPLD的数字化音频处理系统的典型解决方案。该方案由语音芯片(TLV320AIC23)和处理器(FPGA/CPLD)两部分组成。语音芯片完成模拟语音信号与数字信号之间的相互转换,包括ADC和DAC;处理器则完成对经模数转换后的语音信号在数字域处理的过程。该方案可以充分发挥FPGA/CPLD所具有的灵活性好、实时性能高及并行处理能力强的特点。 展开更多

关键词 语音处理 音频编解码器 fpga SPI DSP—Mode

在线阅读 下载PDF 职称材料

MIL-STD-1553B总线曼彻斯特编解码器的FPGA实现 被引量：7

18

作者 张吉康 刘恩海 +1 位作者 魏宏刚 赵汝进 《电子设计工程》 2019年第15期103-107,共5页

随着MIL-STD-1553B总线在航空航天和军工领域的广泛应用,为了降低该总线的应用成本和提高应用开发的灵活性,设计并实现该通信协议的曼彻斯特编解码器。通过分析1553B协议和曼彻斯特II型码编解码原理,确定出编解码器的整体框架,利用ISE1... 随着MIL-STD-1553B总线在航空航天和军工领域的广泛应用,为了降低该总线的应用成本和提高应用开发的灵活性,设计并实现该通信协议的曼彻斯特编解码器。通过分析1553B协议和曼彻斯特II型码编解码原理,确定出编解码器的整体框架,利用ISE14.1开发环境和Verilog HDL硬件描述语言对其设计实现,通过ISE Simulator和XST进行时序仿真和综合优化,仿真结果验证了设计方案的逻辑功能,最后在Xilinx Spartan6系列XC6SLX16型号FPGA 上进行了实现。在深入分析1553B协议的基础上,对编解码器的工作原理、工作过程、逻辑设计及仿真验证进行详细介绍。 展开更多

关键词 MIL-STD-553B总线 曼彻斯特Ⅱ型码 fpga VERILOG HDL

在线阅读 下载PDF 职称材料

一种基于FPGA的STM 1接口通信装置 被引量：1

19

作者 吕玄兵 王振华 +1 位作者 周东杰 田晓鹏 《单片机与嵌入式系统应用》 2021年第8期72-75,共4页

本文结合目前电网中精准切负荷系统的通信需求,给出一种基于FPGA的STM-1接口装置设计方案。本方案以ZYNQ平台为基础,采用PL侧FPGA控制STM-1接口PHY芯片进行串并转换,充分利用FPGA内部可编程逻辑进行编解码设计和数据并行处理,提高了STM-... 本文结合目前电网中精准切负荷系统的通信需求,给出一种基于FPGA的STM-1接口装置设计方案。本方案以ZYNQ平台为基础,采用PL侧FPGA控制STM-1接口PHY芯片进行串并转换,充分利用FPGA内部可编程逻辑进行编解码设计和数据并行处理,提高了STM-1接口报文的解析和组帧效率,且实现简单。本文给出装置经过实际测试和验证,运行稳定可靠,已开始在精准切负荷系统中推广应用。 展开更多

关键词 fpga STM-1 编解码 以太网

在线阅读 下载PDF 职称材料

基于FPGA的语音压缩芯片的设计 被引量：2

20

作者 蒋国涛 《机车电传动》 北大核心 2010年第6期53-59,共7页

基于数字信号处理技术、FPGA应用技术和IMA-ADPCM编码算法原理,提出了一种以FPGA芯片为核心,利用DSP Builder开发技术实现IMA-ADPCM标准算法的、高集成度的、应用简单方便的语音编解码器的方法。从硬件、软件、仿真结果等几个方面分别... 基于数字信号处理技术、FPGA应用技术和IMA-ADPCM编码算法原理,提出了一种以FPGA芯片为核心,利用DSP Builder开发技术实现IMA-ADPCM标准算法的、高集成度的、应用简单方便的语音编解码器的方法。从硬件、软件、仿真结果等几个方面分别介绍了实现IMA-ADPCM算法的语音编解码器系统。 展开更多

关键词 语音编解码器 ADPCM fpga 压缩芯片 Matlab/DSP BUILDER

在线阅读 下载PDF 职称材料