期刊文献+
共找到15篇文章
< 1 >
每页显示 20 50 100
Elevated Source/Drain Engineering by Novel Technology for Fully-Depleted SOI CMOS Devices and Circuits
1
作者 连军 海潮和 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第4期672-676,共5页
m thin-film fully-depleted SOI CMOS devices with elevated source/drain structure are fabricated by a novel technology.Key process technologies are demonstrated.The devices have quasi-ideal subthreshold properties;the ... m thin-film fully-depleted SOI CMOS devices with elevated source/drain structure are fabricated by a novel technology.Key process technologies are demonstrated.The devices have quasi-ideal subthreshold properties;the subthreshold slope of nMOSFETs is 65mV/decade,while that of pMOSFETs is 69mV/decade.The saturation current of 1.2μm nMOSFETs is increased by 32% with elevated source/drain structure,and that of 1.2μm pMOSFETs is increased by 24%.The per-stage propagation delay of 101-stage fully-depleted SOI CMOS ring oscillator is 75ps with 3V supply voltage. 展开更多
关键词 FDSOI CMOS elevated source/drain
在线阅读 下载PDF
Evaluation of the drain–source voltage effect on AlGaAs/InGaAs PHEMTs thermal resistance by the structure function method 被引量:1
2
作者 马琳 冯士维 +2 位作者 张亚民 邓兵 岳元 《Journal of Semiconductors》 EI CAS CSCD 2014年第9期60-64,共5页
The effect of drain-source voltage on A1GaAs/InGaAs PHEMTs thermal resistance is studied by experimental measuring and simulation. The result shows that A1GaAs/InGaAs PHEMTs thermal resistance presents a downward tren... The effect of drain-source voltage on A1GaAs/InGaAs PHEMTs thermal resistance is studied by experimental measuring and simulation. The result shows that A1GaAs/InGaAs PHEMTs thermal resistance presents a downward trend under the same power dissipation when the drain-source voltage (VDs) is decreased. Moreover, the relatively low VDS and large drain-source current (IDs) result in a lower thermal resistance. The chip-level and package-level thermal resistance have been extracted by the structure function method. The simulation result indicated that the high electric field occurs at the gate contact where the temperature rise occurs. A relatively low VDS leads to a relatively low electric field, which leads to the decline of the thermal resistance. 展开更多
关键词 AIGaAs/InGaAs PHEMTs structure function method thermal resistance drain-source voltage
原文传递
基于沟道电阻调制的高线性GaN HEMT器件研究
3
作者 陈丽香 刘世伟 +1 位作者 吴友军 孙云飞 《苏州科技大学学报(自然科学版)》 2025年第3期52-57,共6页
随着5G通信、毫米波雷达和卫星通信系统对高频大功率器件线性度要求的不断提升,传统AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transfer,HEMT)在功率放大器应用中面临的非线性失真问题日益凸显。本文针对高线性度氮化镓功率... 随着5G通信、毫米波雷达和卫星通信系统对高频大功率器件线性度要求的不断提升,传统AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transfer,HEMT)在功率放大器应用中面临的非线性失真问题日益凸显。本文针对高线性度氮化镓功率放大器件的设计需求,基于Silvaco TCAD软件,系统研究了栅源/栅漏间距(Lgs/Lgd)、异质结势垒层Al组分分布以及栅下凹槽结构对GaN HEMT器件转移特性及线性度关键指标--栅压摆幅(Gate Voltage Swing,GVS)的影响规律。通过对比分析发现,减小栅源栅漏间距以及增大栅源栅漏Al组分能够有效提高器件的GVS。减小栅下Al组分可以改善器件GVS大小并使器件的阈值电压正漂,随后结合栅下凹槽使得器件的GVS提高了55.56%。本研究为高线性度GaN功率器件的结构优化提供了系统的设计方法和理论依据。 展开更多
关键词 线性度 AL组分 栅源栅漏间距 AlGaN/GaN HEMT 凹槽结构
在线阅读 下载PDF
钢结构电梯运行共振现象的成因与解决方案研究
4
作者 金凯 葛晓晓 《现代制造技术与装备》 2025年第8期130-132,共3页
电梯是高层建筑中不可或缺的基础设施。电梯在运行过程中常出现共振现象,导致振动过大、设备故障频发,影响乘客的舒适性与安全性。针对钢结构电梯的共振问题,从系统优化、减振、振动源隔离等方面提出解决方案。通过提高牵引系统的刚度... 电梯是高层建筑中不可或缺的基础设施。电梯在运行过程中常出现共振现象,导致振动过大、设备故障频发,影响乘客的舒适性与安全性。针对钢结构电梯的共振问题,从系统优化、减振、振动源隔离等方面提出解决方案。通过提高牵引系统的刚度、优化电动机转速、选择合适的材料以及使用高效减振装置,显著改善了电梯系统的振动性能并降低了共振风险。测试结果表明,优化后的电梯系统不仅减少了低频和高频振动,提升了运行稳定性,还延长了设备的使用寿命,提高了乘客的舒适性。该研究成果为高层建筑电梯系统的设计与优化提供了参考。 展开更多
关键词 钢结构电梯 共振现象 减振 振动源隔离
在线阅读 下载PDF
基于全耗尽技术的SOI CMOS集成电路研究 被引量:2
5
作者 张新 刘梦新 +3 位作者 高勇 洪德杰 王彩琳 邢昆山 《电子器件》 EI CAS 2006年第2期325-329,共5页
介绍了电路的工作原理,对主要的延迟和选通控制单元及整体电路进行了模拟仿真,证明电路逻辑功能达到设计要求。根据电路的性能特点,采用绝缘体上硅结构,选用薄膜全耗尽SOICMOS工艺进行试制。测试结果表明:与同类体硅电路相比,工作频率... 介绍了电路的工作原理,对主要的延迟和选通控制单元及整体电路进行了模拟仿真,证明电路逻辑功能达到设计要求。根据电路的性能特点,采用绝缘体上硅结构,选用薄膜全耗尽SOICMOS工艺进行试制。测试结果表明:与同类体硅电路相比,工作频率提高三倍,静态功耗仅为体硅电路的10%,且电路的101级环振总延迟时间也仅为体硅电路的20%,实现了电路对高速低功耗的要求。 展开更多
关键词 全耗尽 SOI CMOS LDD结构 LDS结构 脉冲测定
在线阅读 下载PDF
毫米波GaN基HEMT器件材料结构发展的研究 被引量:1
6
作者 张效玮 贾科进 +3 位作者 房玉龙 敦少博 冯志红 赵正平 《半导体技术》 CAS CSCD 北大核心 2012年第8期634-637,641,共5页
由于GaN材料的高的饱和电子速度和击穿场强,GaN基HEMT已经成为实现毫米波器件的重要选择。回顾了GaN基HEMT器件材料结构的发展历程,就目前GaN基毫米波HEMT器件设计应用存在的短沟道效应和源漏间较大的导通电阻两个主要问题进行了机理分... 由于GaN材料的高的饱和电子速度和击穿场强,GaN基HEMT已经成为实现毫米波器件的重要选择。回顾了GaN基HEMT器件材料结构的发展历程,就目前GaN基毫米波HEMT器件设计应用存在的短沟道效应和源漏间较大的导通电阻两个主要问题进行了机理分析,并对GaN基HEMT器件的毫米波应用未来发展方向进行了分析。同时从GaN基HEMT器件材料结构设计入手对解决方案进行了探讨性研究。针对面向毫米波应用的GaN基HEMT材料结构,为有效的抑制短沟道效应,可以采用栅凹槽结构加背势垒结构、采用InAlN等新材料,可以有效降低源漏导通电阻。 展开更多
关键词 镓氮高电子迁移率晶体管 器件材料结构 短沟道效应 源漏导通电阻 毫米波
原文传递
一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型
7
作者 赵要 许铭真 谭长华 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2006年第7期1264-1268,共5页
对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影... 对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2~4nm)短沟(0.13~0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式. 展开更多
关键词 MOS器件 HALO结构 直接隧穿电流 源/漏扩展区
在线阅读 下载PDF
用全耗尽绝缘硅互补型金属氧化物半导体集成技术实现一种激光测距电路
8
作者 张新 高勇 +2 位作者 刘善喜 安涛 徐春叶 《兵工学报》 EI CAS CSCD 北大核心 2005年第2期278-281,共4页
在对薄膜全耗尽绝缘硅互补型金属氧化物半导体 (SOICMOS)结构进行模拟和测试基础上 ,采用薄膜全耗尽绝缘硅 (SOI)结构 ,并在工艺中利用优质栅氧化、Ti硅化物、轻掺杂漏 (LDD)结构等关键技术实现了一种高速低功耗SOICMOS激光测距集成电... 在对薄膜全耗尽绝缘硅互补型金属氧化物半导体 (SOICMOS)结构进行模拟和测试基础上 ,采用薄膜全耗尽绝缘硅 (SOI)结构 ,并在工艺中利用优质栅氧化、Ti硅化物、轻掺杂漏 (LDD)结构等关键技术实现了一种高速低功耗SOICMOS激光测距集成电路。测试结果表明 :1.2 μm器件 10 1级环振单门延迟为 2 5 2 ps ,总延迟为 5 4.2ns .电路静态功耗约为 3mW ,动态功耗为 展开更多
关键词 互补型金属氧化物半导体 绝缘硅 SOI 栅氧化 动态功耗 电路 静态功耗 延迟 CMOS 集成技术
在线阅读 下载PDF
SOI CMOS器件研究
9
作者 颜志英 豆卫敏 胡迪庆 《微纳电子技术》 CAS 2008年第2期74-77,共4页
利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效... 利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。 展开更多
关键词 绝缘体上硅 全耗尽器件 电流驱动能力 互补金属氧化物半导体低掺杂浓度源/漏结构 双多晶硅栅
在线阅读 下载PDF
CO_(2)浓度升高和不同氮肥水平下源库处理对粳稻茎鞘非结构性碳水化合物积累和转运的影响 被引量:8
10
作者 杨靖睿 曹培培 +6 位作者 杨凯 吕春华 王艺杰 孙文娟 于凌飞 胡正华 黄耀 《生态学杂志》 CAS CSCD 北大核心 2021年第3期615-626,共12页
为探究CO_(2)浓度升高和不同氮肥水平下源库处理对粳稻茎鞘非结构性碳水化合物(NSC)积累和转运的影响,利用开顶式气室(OTC),设置2个CO_(2)浓度([CO_(2)]):对照(背景大气,a[CO_(2)])和在背景大气[CO_(2)]基础上升高200μmol·mol^(-1... 为探究CO_(2)浓度升高和不同氮肥水平下源库处理对粳稻茎鞘非结构性碳水化合物(NSC)积累和转运的影响,利用开顶式气室(OTC),设置2个CO_(2)浓度([CO_(2)]):对照(背景大气,a[CO_(2)])和在背景大气[CO_(2)]基础上升高200μmol·mol^(-1)(e[CO_(2)])。以常规粳稻"南粳9108"为试验材料,在OTC内采用盆栽方式,设置低N(N1,10 g N·m^(-2))、中N(N2,20 g N·m^(-2))和高N(N3,30 g N·m^(-2))3个施N水平。抽穗期源库改变设剪叶(LC)和疏花(SR)处理,以不处理为对照。测定并计算了抽穗期和成熟期叶片N含量、茎鞘NSC积累量(TM_(NSC))、NSC表观转运量(ATMNSC)及其对籽粒产量的表观贡献率(AC_(NSC))。采用方差分析、相关分析和逐步回归方法对上述观测数据进行分析。结果表明,[CO_(2)]升高显著降低抽穗期叶片N含量,显著促进中N水平的NSC积累。在不同[CO_(2)]和N水平下,SR处理均导致成熟期茎鞘TM_(NSC)显著升高,ATM_(NSC)和AC_(NSC)显著降低;在背景大气和不同N水平下,LC处理均显著降低成熟期TM_(NSC),显著提高ATM_(NSC),但[CO_(2)]升高下LC处理对成熟期TM_(NSC)和ATM_(NSC)均无显著影响。LC处理对籽粒产量及其构成未产生显著影响。粒叶比越高,成熟期TM_(NSC)和千粒重越低,ATM_(NSC)、AC_(NSC)、籽粒产量和收获指数越高。综合影响AC_(NSC)的因素为粒叶比、抽穗期和成熟期TM_(NSC);综合影响籽粒产量的因素为粒叶比、成熟期叶片N含量和TM_(NSC),这些综合影响均可用多元回归模型定量表述。 展开更多
关键词 水稻 CO_(2)浓度升高 氮肥 剪叶 疏花 源库关系 非结构性碳水化合物
原文传递
TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件的模拟研究 被引量:1
11
作者 连军 海潮和 《微电子学》 CAS CSCD 北大核心 2005年第1期44-46,50,共4页
对0.25 μm TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件进行了模拟研究。由于 TiN栅具有中间禁带功函数,在低的工作电压下,NMOS和PMOS的阈值电压都得到了优化。随 硅膜厚度的减小,采用源漏抬高结构,减小了源漏串联电阻。采用抬高源漏结构... 对0.25 μm TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件进行了模拟研究。由于 TiN栅具有中间禁带功函数,在低的工作电压下,NMOS和PMOS的阈值电压都得到了优化。随 硅膜厚度的减小,采用源漏抬高结构,减小了源漏串联电阻。采用抬高源漏结构的NMOS和 PMOS,其饱和电流分别提高了36%和41%。由于采用源漏抬高能进一步降低硅膜厚度,短沟道效 应也得到了抑制。 展开更多
关键词 FDSOI CMOS 中间禁带功函数 抬高源漏结构
在线阅读 下载PDF
40nm狗骨结构对n-MOSFET的性能影响
12
作者 王磊 周建伟 《半导体技术》 CAS CSCD 北大核心 2013年第3期203-206,共4页
设计了一组测试结构用来探讨狗骨(dogbone)结构有源区对n-MOSFET性能的影响因素。测试结构和测量数据基于40 nm工艺技术,通过改变狗骨结构有源区的通孔区域到栅极之间的长度(S)来分析对NMOS器件参数如漏端饱和电流、阈值电压和漏电流的... 设计了一组测试结构用来探讨狗骨(dogbone)结构有源区对n-MOSFET性能的影响因素。测试结构和测量数据基于40 nm工艺技术,通过改变狗骨结构有源区的通孔区域到栅极之间的长度(S)来分析对NMOS器件参数如漏端饱和电流、阈值电压和漏电流的影响。实验表明,随着长度S从0.07μm增加到5.02μm,漏端饱和电流和漏电流均先上升后下降,而阈值电压呈单调下降变化趋势。漏端饱和电流和漏电流的趋势表明,狗骨结构有源区主要受到两个因素影响,即沿沟道长度方向的STI应力效应和源极/漏极电阻效应,而源极/漏极电阻效应对S较大的狗骨结构有源区影响更为显著。 展开更多
关键词 浅沟槽隔离 狗骨结构 源极 漏极电阻 器件性能 金属氧化物半导体场效应晶体管
原文传递
全耗尽SOI器件源/漏区抬升结构的形成(英文) 被引量:1
13
作者 田明 宋洋 雷海波 《微纳电子技术》 北大核心 2019年第12期970-977,共8页
介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种... 介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20~30 nm。最后,阐述了外延成分对器件电学性能的影响。 展开更多
关键词 全耗尽绝缘体上硅(FDSOI) 金属氧化物半导体场效应晶体管(MOSFET) 源/漏区抬升结构 外延生长 绝缘体上硅(SOI)损耗
原文传递
节能技术与产品在上海万源城项目中的应用
14
作者 陆健 《住宅科技》 2011年第8期36-39,共4页
据统计,目前在我国的建筑中,90%以上仍然是高能耗建筑,单位建筑面积能源消耗为发达国家3倍以上因此,建筑节能已成为人们共同关注的热点问题"十二五"
关键词 围护结构节能:电梯节能 地源热泵技术 照明节能
在线阅读 下载PDF
锗(Ge)基先进场效应晶体管技术研究进展
15
作者 赵毅 郑泽杰 李骏康 《中国科学:信息科学》 CSCD 北大核心 2020年第2期163-183,共21页
传统硅(Si)基集成电路制造工艺已经进入7 nm节点,继续减小器件尺寸变得愈发困难.半导体材料锗(Ge),具有比硅更高的载流子迁移率,能够实现器件性能的大幅提升.本文从栅极堆垛(gate stack)、源漏工程(source/drain engineering)和新器件结... 传统硅(Si)基集成电路制造工艺已经进入7 nm节点,继续减小器件尺寸变得愈发困难.半导体材料锗(Ge),具有比硅更高的载流子迁移率,能够实现器件性能的大幅提升.本文从栅极堆垛(gate stack)、源漏工程(source/drain engineering)和新器件结构(new device structures) 3个角度总结了Ge器件的最新研究成果.研究表明,锗沟道器件中诸多关键科学和工程问题仍未得到有效解决,从基本的器件制备工艺到深层次的器件物理问题都亟待深入研究与克服.但是, Ge器件是未来集成电路5 nm及以下技术节点最有希望的发展方向. 展开更多
关键词 栅极堆垛 源漏技术 新器件结构
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部