期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基准集在嵌入式系统性能分析中的应用 被引量：6
1
作者 王芳良 张伟功 +2 位作者 于立新 周海洋 庄伟 《计算机工程与设计》 北大核心 2015年第1期115-119,126,共6页
为准确评估嵌入式系统性能,量化分析嵌入式系统中关键部件对嵌入式系统整体性能的影响,充分发挥嵌入式处理器的性能,提出基于CoreMark基准集的嵌入式系统性能分析方法。基于开源的Leon2处理器,搭建一套用于工业控制的嵌入式系统;分析Cor... 为准确评估嵌入式系统性能,量化分析嵌入式系统中关键部件对嵌入式系统整体性能的影响,充分发挥嵌入式处理器的性能,提出基于CoreMark基准集的嵌入式系统性能分析方法。基于开源的Leon2处理器,搭建一套用于工业控制的嵌入式系统;分析CoreMark基准集的特点和结构,将CoreMark基准集移植到嵌入式系统中;分析嵌入式系统可配置的关键部件,运用对比策略进行性能测试,得到嵌入式系统中关键部件的性能加速比,对嵌入式系统进行宏观和微观的性能分析。 展开更多
关键词 嵌入式系统 coremark基准集 Leon2处理器 性能加速比 性能分析
在线阅读 下载PDF
基于ARM Cortex-M3核的SoC架构设计及性能分析 被引量：6
2
作者 陶友龙 赵安璞 陈海波 《电子技术应用》 北大核心 2012年第8期53-55,共3页
主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发,分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序,对实际流片的一款Cortex-M3核芯片... 主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发,分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序,对实际流片的一款Cortex-M3核芯片进行了性能测试,并与STM32F103 MCU的测试结果进行了对比,通过实例说明了不同芯片架构对性能的影响。最后,对影响SoC芯片性能的因素,包括芯片架构、存储器速度、工艺、主频等进行了分析和总结。 展开更多
关键词 芯片架构 片上系统 Cortex—M3 coremark
在线阅读 下载PDF
五级流水线RISC-V处理器的研究与性能优化 被引量：9
3
作者 李介民 张善从 《微电子学与计算机》 2022年第3期78-85,共8页
国内基于RISC-V指令集的嵌入式处理器的研究在近几年内得到了快速发展.在性能评估研究上多集中于2-3级流水的小规模、低功耗处理器,针对5级流水架构处理器的性能量化研究较少.针对该问题,在传统5级顺序流水架构的基础上,分别从RISC-V指... 国内基于RISC-V指令集的嵌入式处理器的研究在近几年内得到了快速发展.在性能评估研究上多集中于2-3级流水的小规模、低功耗处理器,针对5级流水架构处理器的性能量化研究较少.针对该问题,在传统5级顺序流水架构的基础上,分别从RISC-V指令预测、流水线机制、乘除法算法、存储架构等方面分析处理器优化的策略.针对不同策略优化的处理器以AHB片上互联、APB桥接的方案实现外部模块的搭载.在FPGA上完成软硬件协同仿真验证,并在Xilinx的XC7K325T开发板上运行性能评估测试程序CoreMark,依据运行结果着重分析不同静态预测算法、不同周期乘除法运算、外挂存储的容量与设计等因素对处理器的影响.最终实现的处理器基于RV32IMZicsr架构,采用了半静态预测(资源优化)、流水线检测转发机制(处理优化)、短周期乘除法(计算优化)、最优存储架构(取指与访存优化)等性能优化策略.CoreMark跑分达到3.06 CoreMark/MHz. 展开更多
关键词 RISC-V 5级流水线 性能 coremark 存储架构 AHB
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部