期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到154篇文章
< 1 2 … 8 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于AHB总线的全双工DMA控制器设计 被引量：1
1
作者 陈逸风 高树静 +2 位作者 秋小强 高丽江 杨海钢 《电子设计工程》 2025年第10期1-5,共5页
为提高可重构片上系统(SoC)的启动速度,降低嵌入式可重构阵列(eFPGA)的配置时间,针对现有基于AHB总线的直接内存存取(DMA)控制器不能同时执行读写操作的问题,设计并实现了基于AHB总线可以同时读写的全双工DMA控制器。该DMA控制器通过两... 为提高可重构片上系统(SoC)的启动速度,降低嵌入式可重构阵列(eFPGA)的配置时间,针对现有基于AHB总线的直接内存存取(DMA)控制器不能同时执行读写操作的问题,设计并实现了基于AHB总线可以同时读写的全双工DMA控制器。该DMA控制器通过两个精简AHB Master分离AHB总线读写通道,实现DMA控制器的并行读写操作。该控制器支持突发传输和多种传输位宽,支持链表结构实现非连续物理内存区域传输,进一步提高了设计的通用性。仿真结果表明,在可重构SoC应用中,相比于半双工DMA控制器,该DMA控制器可以实现更快的码流搬运速度,配置时间缩短约55%,综合面积减少约19.6%。 展开更多
关键词 DMA控制器 可重构SoC 集成电路设计 ahb总线 并行传输
在线阅读 下载PDF
基于AHB协议的多通道DMA控制器研究与设计
2
作者 洪腾达 王法翔 《集成电路与嵌入式系统》 2025年第10期10-16,共7页
提出一种功能较完备的多通道DMA控制器设计方案,并给出详细的模块设计。通过通道仲裁使优先级最高的两个通道可以互相交替读/写,解决了单个通道传输时间太长而导致其他通道长时间无法传输数据的问题,并通过分时复用降低资源消耗。此外,... 提出一种功能较完备的多通道DMA控制器设计方案,并给出详细的模块设计。通过通道仲裁使优先级最高的两个通道可以互相交替读/写,解决了单个通道传输时间太长而导致其他通道长时间无法传输数据的问题,并通过分时复用降低资源消耗。此外,针对外部设备可能会出现的情况进行了处理,提高了传输效率,减少了资源使用量。 展开更多
关键词 AMBA ahb DMAC SOC 集成电路设计
在线阅读 下载PDF
一种基于AHB总线DMA控制器验证方法 被引量：1
3
作者 罗一牛 马丙场 《电子技术应用》 2025年第1期34-39,共6页
针对传统芯片验证平台验证用例复用性差、验证时间长的问题,提出了一种基于AHB总线DMA控制器验证方法。通过该方法修改优化的验证平台可移植性高,具有模拟联动IP产生请求、回复与中断信号的功能,支持在传输中对AHB总线随机注入错误的能... 针对传统芯片验证平台验证用例复用性差、验证时间长的问题,提出了一种基于AHB总线DMA控制器验证方法。通过该方法修改优化的验证平台可移植性高,具有模拟联动IP产生请求、回复与中断信号的功能,支持在传输中对AHB总线随机注入错误的能力。为证明方法的有效性,对DMA控制器UVM验证平台架构进行修改优化,并复用该平台构建Image2D控制器UVM验证平台,分别收集两个验证平台代码覆盖率。实验结果表明,该方法能够提高验证平台调试排错速度,提升验证平台兼容性,节约15%以上的验证开发时间,并保证验证平台代码覆盖率为100%。 展开更多
关键词 数字集成电路 UVM ahb DMA Image2D 代码覆盖率
在线阅读 下载PDF
基于AHB总线的双通道DMA控制器的系统设计 被引量：2
4
作者 蓝倩婷 杨尊先 王法翔 《集成电路与嵌入式系统》 2024年第4期47-50,共4页
直接存储存取是一种在各个模块间进行大量数据传输的高速度、高效率的传输方式。在CPU对DMA进行初始化配置后,允许DMA作为主机占用总线,直接对外围设备和存储器的数据进行读写,实现外设和存储器、存储器和存储器之间的数据传输,不再需要... 直接存储存取是一种在各个模块间进行大量数据传输的高速度、高效率的传输方式。在CPU对DMA进行初始化配置后,允许DMA作为主机占用总线,直接对外围设备和存储器的数据进行读写,实现外设和存储器、存储器和存储器之间的数据传输,不再需要CPU的干预,可以解放CPU,极大提高数据传输效率。本文旨在基于AHB总线协议的双通道DMA控制器实现外设与存储器之间的数据传输。 展开更多
关键词 直接存储存取 ahb SOC Vivado2018 FPGA
在线阅读 下载PDF
基于AHB的多模式xSPI控制器设计 被引量：1
5
作者 钱俊杰 桑春洋 华国环 《半导体技术》 CAS 北大核心 2024年第7期629-634,共6页
为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模... 为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模式、状态轮询模式及内存映射模式下传输数据,并提供传输宽度和传输阶段控制。基于功能案例以及SMIC 55 nm工艺下的逻辑综合和现场可编程门阵列(FPGA)验证对该控制器进行功能和性能测试。结果表明,该控制器可以通过用户配置来调整传输宽度和边沿触发方式,在多种工作模式下对外部数据进行读/写。此外,其还可以实现可编程的中断触发、时钟延展、直接存储器访问(DMA)传输请求等,且性能良好,最大时钟频率为200 MHz。 展开更多
关键词 先进高性能总线(ahb) 高速扩展串行外部设备接口(xSPI)控制器 间接访问传输 状态轮询传输 内存映射传输
原文传递
用于SoC芯片启动和调试的SPI转AHB接口设计 被引量：2
6
作者 周国飞 《集成电路应用》 2024年第3期50-51,共2页
阐述设计的SPI转AHB模块,创造性地结合SPI Slave接口和AHB总线主设备接口的两种协议,专门用于SoC芯片的启动和调试场景,在FPGA实测和实际流片项目中,均得到验证和实际应用。
关键词 SOC设计 ahb总线 SPI接口 片上系统总线
在线阅读 下载PDF
一种AHBlink模块方案
7
作者 李姝仪 《自动化应用》 2024年第24期170-171,174,共3页
为提升SoC系统中模块之间的通信效率,介绍了一种AHBlink模块的设计方案。该方案为SoC系统中支持AHB协议的模块提供读写RAM的功能,起到了数据桥梁的作用,可用来指导SoC系统的设计、验证以及应用。
关键词 ahb RAM SOC
在线阅读 下载PDF
AHB Matrix互连总线IP的设计与实现 被引量：10
8
作者 罗惠文 吴斌 +1 位作者 尉志伟 叶甜春 《微电子学与计算机》 CSCD 北大核心 2015年第10期54-57,共4页
结合一款基于MIPS14K内核的SoC中AHB总线矩阵的设计需求,分析单层AHB总线的特性及不足,提出并实现了一种可配置、层次化、高效的AHB总线矩阵体系架构.该总线矩阵符合AHB lite协议标准,支持多路MASTER/SLAVE并行访问,减小了总线仲裁延迟... 结合一款基于MIPS14K内核的SoC中AHB总线矩阵的设计需求,分析单层AHB总线的特性及不足,提出并实现了一种可配置、层次化、高效的AHB总线矩阵体系架构.该总线矩阵符合AHB lite协议标准,支持多路MASTER/SLAVE并行访问,减小了总线仲裁延迟,提高了系统带宽,应用高效的轮询仲裁机制,提高嵌入式SoC芯片的整体性能.本设计实现了5主5从的AHB总线矩阵,已应用于一款SMIC55nm工艺条件下工作频率为160MHz的轻量级嵌入式网络处理器SoC芯片,完成FPGA系统级验证并实现了流片设计. 展开更多
关键词 ahb ahb MATRIX ahb-Lite 互连总线
在线阅读 下载PDF
基于AHB总线的嵌入式中断控制器设计 被引量：3
9
作者 晏敏 戴荣新 +3 位作者 蔡益军 徐欢 郑乾 程呈 《计算机工程》 CAS CSCD 2014年第6期1-4,共4页
针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器。采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置。该设计采用ver... 针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器。采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置。该设计采用verilog-HDL语言编写,利用SMIC的0.18μm CMOS工艺进行逻辑电路综合和布局布线。测试结果表明,在正常工作条件下,该中断控制器的功耗为5.36 mW,在50 MHz时钟下完成一次中断操作最多需要0.7μs,可满足实时性和低功耗的要求。 展开更多
关键词 嵌入式系统 ahb总线 中断控制器 优先级 实时性 低功耗
在线阅读 下载PDF
面向AHB总线从单元的可复用接口设计 被引量：3
10
作者 陈庆宇 盛廷义 +2 位作者 吴龙胜 段青亚 姜兴通 《微电子学与计算机》 CSCD 北大核心 2012年第12期59-63,共5页
随着集成电路进入SoC(System-on-Chip)时代,IP复用在SoC系统设计、集成过程中不可避免,不同IP核与总线之间的接口差异已经成为IP复用的主要障碍.通过研究各种IP核的总线接口特征,本文设计实现了一种面向AHB总线从单元的可复用接口,通过... 随着集成电路进入SoC(System-on-Chip)时代,IP复用在SoC系统设计、集成过程中不可避免,不同IP核与总线之间的接口差异已经成为IP复用的主要障碍.通过研究各种IP核的总线接口特征,本文设计实现了一种面向AHB总线从单元的可复用接口,通过硬件和软件两个层次的配置,该接口可满足某一具体外设对接口的要求.目前该接口模块已成功应用在三角函数、UART、CAN等外设的集成中. 展开更多
关键词 ahb 从单元 配置 可复用接口
在线阅读 下载PDF
面向SOC的可配置AHB接口组件 被引量：2
11
作者 张頔 权进国 +2 位作者 乔飞 罗嵘 杨华中 《电子与信息学报》 EI CSCD 北大核心 2008年第8期2008-2011,共4页
该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收... 该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收机芯片中的一个典型应用为0.18μmCMOS工艺下占用0.078mm2的面积。 展开更多
关键词 片上系统(SOC) 接口组件 AMBA ahb
在线阅读 下载PDF
PCMCIA-AHB桥的设计与验证 被引量：1
12
作者 邹杨 王普 +1 位作者 方穗明 林平分 《单片机与嵌入式系统应用》 2005年第10期30-34,共5页
首先简要介绍AMBA总线协议(包括AHB、APB两种总线)和PCMCIA的结构及传递数据的特点,然后详细阐述设计PCMCIAAHB桥的目的、功能、设计思路、遇到的问题及解决方案,最后简单介绍PCMCIAAHB桥的一种综合验证方案。本设计已经通过了XilinxISE... 首先简要介绍AMBA总线协议(包括AHB、APB两种总线)和PCMCIA的结构及传递数据的特点,然后详细阐述设计PCMCIAAHB桥的目的、功能、设计思路、遇到的问题及解决方案,最后简单介绍PCMCIAAHB桥的一种综合验证方案。本设计已经通过了XilinxISE和TSMC(台基电)0.18μmCMOS工艺的综合,总电路规模在FPGA验证的环境下约10000门,在ASIC验证的环境下不足2000门。 展开更多
关键词 SoC ahb总线 PCMCIA PC卡 PCMCIA—ahb桥 设计思路 验证方案 XILINX 0.18μm CMOS工艺
在线阅读 下载PDF
事务级AHB总线模型研究 被引量：2
13
作者 马秦生 曹阳 +1 位作者 杨珺 张宁 《计算机应用研究》 CSCD 北大核心 2009年第9期3246-3248,共3页
为了克服RTL级AHB总线模型的局限性,提出了采用标准C++扩充的软硬件统一建模语言SystemC构建事务级的AHB总线模型的方法。该方法利用端口来连接模块和通道,利用通道来实现接口中定义的方法。经仿真验证,时序完全符合AHB总线标准,运行速... 为了克服RTL级AHB总线模型的局限性,提出了采用标准C++扩充的软硬件统一建模语言SystemC构建事务级的AHB总线模型的方法。该方法利用端口来连接模块和通道,利用通道来实现接口中定义的方法。经仿真验证,时序完全符合AHB总线标准,运行速度远高于RTL级下的同类模型。该模型可以有效地克服软硬件协同设计中的时间瓶颈,提高SoC的设计效率,降低设计复杂度,缩短芯片产品的上市时间。 展开更多
关键词 片上系统 ahb总线 事务级 建模
在线阅读 下载PDF
基于ARM核的嵌入式CPU内AHB接口的实现 被引量：2
14
作者 江先阳 沈绪榜 张天序 《通信学报》 EI CSCD 北大核心 2002年第7期83-90,共8页
本文分析了基于芯核的嵌入式CPU设计的特点,提出了设计基于ARM核的嵌入式CPU内AHB接口存在的空洞问题。结合体系的设计,给出了通过改进AHB总线解决这些空洞的方法。最后讨论了嵌入式CPU在硬件上对AHB接口的实现。
关键词 ARM核 嵌入式CPU IC设计 芯核 ahb总线
在线阅读 下载PDF
ZVS高效率AHB直流变换器的研究 被引量：2
15
作者 张友军 张玉珍 +3 位作者 董璐 赵伟苏 贾靓 王诗彬 《电测与仪表》 北大核心 2007年第6期34-36,61,共4页
分析研究了一种不对称半桥(AHB)直流变换器的电路工作原理。利用负载折射电流实现开关管零电压开关(ZVS),同时采用同步整流控制技术,可以有效提高变换器的效率;研制了200W原理样机,试验结果表明:该变换器具有体积小、高效率、高功率密... 分析研究了一种不对称半桥(AHB)直流变换器的电路工作原理。利用负载折射电流实现开关管零电压开关(ZVS),同时采用同步整流控制技术,可以有效提高变换器的效率;研制了200W原理样机,试验结果表明:该变换器具有体积小、高效率、高功率密度等优点。 展开更多
关键词 不对称半桥(ahb) 零电压开关(ZVS) 同步整流 效率
在线阅读 下载PDF
双向AHB-WISHBONE总线桥的设计与验证 被引量：2
16
作者 夏宏 郝春娥 闫江毓 《计算机工程与设计》 CSCD 北大核心 2011年第6期2201-2204,共4页
为了方便不同的IP(intellectual property)核的连接,针对AHB与WISHBONE这两种总线的广泛性,提出了一种双向AHB-WISHBONE总线桥的设计方法。介绍了这两种总线协议的特点和结构,阐述了AHB-WISHBONE总线桥的设计结构和实现方法。该方法难... 为了方便不同的IP(intellectual property)核的连接,针对AHB与WISHBONE这两种总线的广泛性,提出了一种双向AHB-WISHBONE总线桥的设计方法。介绍了这两种总线协议的特点和结构,阐述了AHB-WISHBONE总线桥的设计结构和实现方法。该方法难点在于AHB总线突发传输的实现,且支持多个AHB设备与多个WISHBONE设备之间的相互访问。使用Verilog语言在modelsim工具下进行了验证,仿真结果表明总线桥的设计符合要求。 展开更多
关键词 ahb总线 WISHBONE总线 桥 双向 VERILOG语言
在线阅读 下载PDF
基于AHB总线的灵活可配置WLAN芯片架构设计 被引量：1
17
作者 潘志鹏 吴斌 +1 位作者 杨坤 叶甜春 《电子技术应用》 北大核心 2012年第7期58-60,64,共4页
根据无线通信芯片不同协议版本以及不同场景的应用需求,提出了一种针对系列无线局域网SoC、基于AHB总线的灵活可配置通用总线体系架构。介绍了该总线的系统架构和关键模块的设计,重点分析了该结构的可扩展性、可重用性等优点。将其应用... 根据无线通信芯片不同协议版本以及不同场景的应用需求,提出了一种针对系列无线局域网SoC、基于AHB总线的灵活可配置通用总线体系架构。介绍了该总线的系统架构和关键模块的设计,重点分析了该结构的可扩展性、可重用性等优点。将其应用于实际WLAN芯片的SoC架构设计中,实际原型系统表明该总线架构功能完全符合无线通信SoC的系统要求,并具有高度灵活可扩展、高度可重用的总线特征。 展开更多
关键词 ahb总线 WLAN 可扩展性 可重用性
在线阅读 下载PDF
基于AMBA-AHB总线多核平台的JPEG解码 被引量：5
18
作者 董岚 李丽 张宇昂 《电子测量与仪器学报》 CSCD 2009年第2期52-57,共6页
随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA... 随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23。 展开更多
关键词 片上多处理器系统 AMBA-ahb总线JPEG解码
在线阅读 下载PDF
基于AHB-Lite总线的祖冲之密码算法IP核研究 被引量：1
19
作者 刘政林 张振华 +1 位作者 陈飞 邹雪城 《微电子学与计算机》 CSCD 北大核心 2015年第8期88-92,共5页
目前对祖冲之密码算法的研究大多集中在ZUC算法的优化以及硬件实现上,尚无基于标准总线并包含128-EEA3以及128-EIA3功能的可重用IP(Intellectual Property)核设计方面的研究.设计了基于AMBA AHB-Lite总线结构的祖冲之密码算法IP核,IP核... 目前对祖冲之密码算法的研究大多集中在ZUC算法的优化以及硬件实现上,尚无基于标准总线并包含128-EEA3以及128-EIA3功能的可重用IP(Intellectual Property)核设计方面的研究.设计了基于AMBA AHB-Lite总线结构的祖冲之密码算法IP核,IP核同时包含了128-EEA3和128-EIA3的功能,并基于ARM Cortex-M0DS处理器搭建SOC(System on Chip)对设计进行了验证,最后在Xilinx Spartan6上对系统进行了实现. 展开更多
关键词 祖冲之算法 ahb-Lite总线 可复用IP核 128-EEA3 128-EIA3
在线阅读 下载PDF
一种基于AHB总线的Nor Flash控制器设计 被引量：4
20
作者 戴骏 刘佩林 《信息技术》 2016年第11期127-129,133,共4页
基于AHB总线接口,设计了一种Nor Flash控制器,与传统Nor Flash控制器相比,本设计适用于对Nor Flash快速读取,支持代码保护机制和ECC容错,满足高速率读取,高可靠性要求。首先介绍了控制器的整体架构,然后描述各子模块的实现方式,同时搭... 基于AHB总线接口,设计了一种Nor Flash控制器,与传统Nor Flash控制器相比,本设计适用于对Nor Flash快速读取,支持代码保护机制和ECC容错,满足高速率读取,高可靠性要求。首先介绍了控制器的整体架构,然后描述各子模块的实现方式,同时搭建仿真平台,使用simvision仿真套件,基于Cortex m0内核和PF64AK32E型Nor Flash行为级模型实现软硬件协同仿真。仿真结果满足时序要求,快速读取模式将读取速率提升25%。 展开更多
关键词 NorFlash 控制器 ahb
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 8 下一页 到第 页
使用帮助 返回顶部