期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
一种新型数据编码方案——简拼编码法 被引量:9
1
作者 王学春 尚继宏 《测绘科学》 CSCD 北大核心 2009年第4期218-221,共4页
作者根据多年野外测图实践经验,在对当前应用较为广泛的几种主流数据编码方案——全要素编码、块结构编码、简编码和二维编码方案的编码规律及优劣性对比分析的基础上,提出了一种适用于全站仪测站式测图及GPS手簿式数据采集的全新数据... 作者根据多年野外测图实践经验,在对当前应用较为广泛的几种主流数据编码方案——全要素编码、块结构编码、简编码和二维编码方案的编码规律及优劣性对比分析的基础上,提出了一种适用于全站仪测站式测图及GPS手簿式数据采集的全新数据编码方案——简拼编码法。其编码方式简洁,含义明确、易记,使用上输入方便,野外采集效率较高,是一种新型高效的全数字测图编码方式。 展开更多
关键词 全要素编码 块结构编码 简编码 二维编码 简码法 草图编码法 简拼编码法
原文传递
改进型booth华莱士树的低功耗、高速并行乘法器的设计 被引量:5
2
作者 王定 余宁梅 +1 位作者 张玉伦 宋连国 《电子器件》 CAS 2007年第1期252-255,共4页
采用一种改进的基-4BOOTH编码和华莱士树的方案,设计了应用于数字音频广播(DAB)SOC中的FFT单元的24×24位符号定点并行乘法器.通过对部分积的符号扩展、(k:2)压缩器、连线方式和最终加法器分割算法的优化设计,可以在18.81ns内完成... 采用一种改进的基-4BOOTH编码和华莱士树的方案,设计了应用于数字音频广播(DAB)SOC中的FFT单元的24×24位符号定点并行乘法器.通过对部分积的符号扩展、(k:2)压缩器、连线方式和最终加法器分割算法的优化设计,可以在18.81ns内完成一次乘法运算.使用FPGA进行验证,并采用chartered0.35μmCOMS工艺进行标准单元实现,工作在50MHz,最大延时为18.81ns,面积为14329.74门,功耗为24.69mW.在相同工艺条件下,将这种乘法器与其它方案进行比较,结果表明这种结构是有效的. 展开更多
关键词 乘法器 BOOTH编码 华莱士树 (k:2)压缩器 最终加法器 分割算法
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部