期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1,517篇文章
< 1 2 … 76 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种基于简单调度的FPGA并行密码运算方法 被引量：1
1
作者 胡鑫 邓成 +2 位作者 魏奔 吴非 胡强 《通信技术》 2025年第1期91-98,共8页
针对应用层以下密码性能提升难、密码种类扩展难问题,提出了以“业务-算法”映射、“忙闲状态”两张表为调度基础的现场可编程门阵列(Field Programmable Gate Array,FPGA)并行密码运算方法。该方法还通过清单传递实现保序输出,通过调... 针对应用层以下密码性能提升难、密码种类扩展难问题,提出了以“业务-算法”映射、“忙闲状态”两张表为调度基础的现场可编程门阵列(Field Programmable Gate Array,FPGA)并行密码运算方法。该方法还通过清单传递实现保序输出,通过调度选择减少算法核密钥切换的频率,以及通过寄存器机制降低切换耗时。该单片FPGA并行密码运算方法避免了目前设备堆叠、全套部署的高成本投入,在降低调度复杂度的同时,与当前芯片及设备的小型化、绿色节能趋势相适应,支持今后芯片规模进一步增大、密码增量需求进一步增长后的低成本、快速改造。 展开更多
关键词 并行 高性能 密码运算 FPGA调度
在线阅读 下载PDF
基于双向搜索的指令候选集生成算法
2
作者 范旺 刘勤让 +2 位作者 赵博 高彦钊 祁晓峰 《信息工程大学学报》 2025年第2期182-188,共7页
指令候选集生成是扩展指令集处理器设计中必不可缺的一部分,但该过程也是一种计算密集型任务。为提升候选集生成效率,提出一种双向搜索后融合的算法。首先,基于数据流图的邻接表提出一种高效的连通子图搜索树建立算法;其次,在搜索树遍... 指令候选集生成是扩展指令集处理器设计中必不可缺的一部分,但该过程也是一种计算密集型任务。为提升候选集生成效率,提出一种双向搜索后融合的算法。首先,基于数据流图的邻接表提出一种高效的连通子图搜索树建立算法;其次,在搜索树遍历过程中整体采用双向并行搜索的思路来提升搜索效率,针对由不同树节点构成的子图,应用多约束裁剪优化技术来提升搜索速度。实验结果表明,所提算法能够适应多种约束条件,且性能为已有算法的1~2倍。 展开更多
关键词 候选集生成 扩展指令集 子图搜索 数据流图 指令设计
在线阅读 下载PDF
基于分布式网络的高精度同步起爆控制系统设计
3
作者 楚康伟 薛澳阳 张会新 《舰船电子工程》 2025年第1期63-67,105,共6页
为解决工程爆破中时间同步精度不足,导致爆破效果不理想的问题,研究提出了一种基于分布式网络的爆破控制系统。该系统采用FPGA作为核心控制器,通过改进的时间同步协议(PTP协议),确保各节点之间的高精度时间同步。此外,系统利用低压差分... 为解决工程爆破中时间同步精度不足,导致爆破效果不理想的问题,研究提出了一种基于分布式网络的爆破控制系统。该系统采用FPGA作为核心控制器,通过改进的时间同步协议(PTP协议),确保各节点之间的高精度时间同步。此外,系统利用低压差分信号(LVDS)技术实现远距离数据传输,确保信号在复杂地形或环境下依然能够保持稳定传输和同步。爆破网络的各终端能够生成精确到纳秒级的延迟同步信号,从而保证所有爆破点在预定的时刻精确同步起爆,实现爆破效果的最大化。与传统的爆破同步方法相比,该系统不仅显著提高了同步精度,且在恶劣环境下仍能保持稳定运行。实验结果表明,该系统在各种复杂环境中都能稳定运行,时间同步精度达到了纳秒级,有效提升了爆破过程的安全性、一致性和可控性。该研究为解决工程爆破中的时间同步问题提供了一种创新且有效的方案,并为未来进一步提升爆破技术的精度和可靠性提供了理论依据和实践参考。 展开更多
关键词 分布式网络 FPGA 同步起爆
在线阅读 下载PDF
我国集成电路关键技术挑战与协同创新路径
4
作者 熊晓明 詹瑞典 +2 位作者 饶博 郑欣 刘远 《广东工业大学学报》 2025年第6期1-11,共11页
在全球科技博弈加剧、关键技术受限的背景下,集成电路产业已成为国家战略安全和科技自主的核心领域。本文系统梳理了我国集成电路产业链发展现状,聚焦设计、制造、电子设计自动化(Electronic Design Automation,EDA)、封装等关键环节的... 在全球科技博弈加剧、关键技术受限的背景下,集成电路产业已成为国家战略安全和科技自主的核心领域。本文系统梳理了我国集成电路产业链发展现状,聚焦设计、制造、电子设计自动化(Electronic Design Automation,EDA)、封装等关键环节的技术瓶颈与“卡脖子”问题。在分析美国主导的技术封锁及全球产业重构趋势基础上,指出我国面临的外部压力与内生短板并存的复杂局势。结合在人工智能(Artificial Intelligence,AI)硬件加速器、软硬件协同设计、器件建模与仿真、AI辅助EDA等方面的最新研究实践,本文提出一种协同创新驱动的技术突围路径,探索后摩尔时代的算力架构、系统封装和EDA协同设计方向。最后,建议加强“工艺—器件—架构—工具—系统”一体化战略布局,建立开放可控、自主完整的技术生态体系。本文为集成电路领域的技术创新与政策制定提供理论支持和实践参考。 展开更多
关键词 集成电路 软硬件协同设计 器件建模与仿真 EDA工具 后摩尔时代
在线阅读 下载PDF
基于预存和扩散密钥的端到端无线通信窄带建链加密方法
5
作者 邓成 胡鑫 +1 位作者 余伟 胡强 《通信技术》 2025年第3期310-318,共9页
针对端到端无线通信建链缺乏安全保护,因窄带宽而无法套用常规方法的问题,提出了一种自准备、自维护的建链加密方法。该方法以预存公钥全集、少许对称密钥为起点,辅以滚动、扩散以适应新增设备、带宽恶化等变化。最终,该方法利用端设备... 针对端到端无线通信建链缺乏安全保护,因窄带宽而无法套用常规方法的问题,提出了一种自准备、自维护的建链加密方法。该方法以预存公钥全集、少许对称密钥为起点,辅以滚动、扩散以适应新增设备、带宽恶化等变化。最终,该方法利用端设备有限的密钥存储空间,实现了低成本、可扩展、自动化的窄带建链加密保护。 展开更多
关键词 无线通信 建链加密 窄带宽 预存密钥 存储空间
在线阅读 下载PDF
基于RISC-V架构的寄存器分配研究 被引量：1
6
作者 朱珂 何先波 滕芊芊 《智能计算机与应用》 2025年第5期61-67,共7页
本文设计了一种针对RISC-V架构特性的寄存器分配方法。该方法基于寄存器分配与指令调度优化间的信息交互,结合历史分配策略来调整寄存器分配的结果,旨在减少寄存器分配后的指令依赖,从而更利于后续的指令调度优化,减少指令延迟,提高指... 本文设计了一种针对RISC-V架构特性的寄存器分配方法。该方法基于寄存器分配与指令调度优化间的信息交互,结合历史分配策略来调整寄存器分配的结果,旨在减少寄存器分配后的指令依赖,从而更利于后续的指令调度优化,减少指令延迟,提高指令的执行效率。在RISC-V架构下,由于指令集精简,所有计算操作都依赖于寄存器,因此寄存器分配对性能影响显著,合理的分配策略则能充分利用硬件优势。本文方法的核心在于建立了寄存器分配优化与指令调度优化的反馈编译框架,并且通过全局的分配记录指导寄存器分配,实现更具适应性的寄存器分配优化。本方法不仅优化了寄存器分配,减少了对内存访问的需求,还提高了指令执行的连续性。本文基于RISC-V架构对SPECCPU2006基准测试集进行了测试,在整数基准程序上取得了平均1.4%的性能提升,相比于传统LLVM寄存器分配方法有明显改进。本文方法不仅有效提升了寄存器利用效率,还进一步验证了寄存器全局优化策略在提升RISC-V架构性能方面的潜力,为未来RISC-V编译器优化提供了有益的参考。 展开更多
关键词 寄存器分配 编译器 指令调度 线性扫描算法
在线阅读 下载PDF
基于FPGA的多功能数字时钟设计与实现
7
作者 孙瑜浩 《电子制作》 2025年第14期90-93,共4页
在现代科研与各类应用场景中,精确计时意义重大,广泛涉及于激光测距、雷达、示波器等领域。本研究基于现场可编程门阵列技术(FPGA)设计并实现了一款高精度多功能数字时钟系统。系统的整体设计方案,包括分频、计时、校时、动态扫描显示... 在现代科研与各类应用场景中,精确计时意义重大,广泛涉及于激光测距、雷达、示波器等领域。本研究基于现场可编程门阵列技术(FPGA)设计并实现了一款高精度多功能数字时钟系统。系统的整体设计方案,包括分频、计时、校时、动态扫描显示和整点报时等模块的设计原理与实现方式,并对设计调试中出现的问题及解决方法进行了具体分析。经测试,该系统长期计时误差低,校时便捷、整点报时准确、显示清晰稳定。本研究为数字时钟设计提供了可行方案,具有一定理论与实践价值。 展开更多
关键词 FPGA 数字时钟 计时 校时 整点报时
在线阅读 下载PDF
基于ZYNQ的多通道船舶噪声采集系统
8
作者 楚康伟 张会新 +1 位作者 刘宏艺 赵喆 《舰船电子工程》 2024年第11期81-85,共5页
随着电子通信的发展和各界自动化技术的进步,船舶在保证基本的海上安全航行和运输安全的同时,也逐渐强调为船员和乘客提供更舒适、健康的航行环境。在这一背景下,对船舶噪声的有效采集与控制成为了解决上述情况的必由之路,论文针对船舶... 随着电子通信的发展和各界自动化技术的进步,船舶在保证基本的海上安全航行和运输安全的同时,也逐渐强调为船员和乘客提供更舒适、健康的航行环境。在这一背景下,对船舶噪声的有效采集与控制成为了解决上述情况的必由之路,论文针对船舶自动化和智能化的需求,提出了采用基于ZYNQ平台实现对舶噪声的多通道采集。ZYNQ架构结合软硬核的协同工作能力、高速数据处理能力、小体积以及低功耗等特点,非常适合于此类应用。该系统能够实现对船舶噪声的实时、高速且准确的采集,从而为后续的噪声处理和噪声控制提供可靠的数据支持,实现船舶航行的安全提升以及乘员乘船的舒适度提升。这种系统设计不仅提高了噪声管理的效率,还有助于提升船舶运营的整体质量,为船上人员提供一个更优质的航行环境。 展开更多
关键词 ZYNQ 高速采集系统 船舶噪声
在线阅读 下载PDF
基于异构平台的三角矩阵回代加速求解研究
9
作者 时睿 左芸帆 闫浩 《集成电路与嵌入式系统》 2024年第1期13-18,共6页
瞬态电路仿真中常建立线性系统模型,而顺序求解多右端项的三角矩阵十分耗时。为了提高瞬态电路仿真中耗时的三角矩阵回代速度,提出了一种基于异构平台的并行计算方法快速求解三角矩阵。通过优先计算与解向量相关的乘法,挖掘了回代计算... 瞬态电路仿真中常建立线性系统模型,而顺序求解多右端项的三角矩阵十分耗时。为了提高瞬态电路仿真中耗时的三角矩阵回代速度,提出了一种基于异构平台的并行计算方法快速求解三角矩阵。通过优先计算与解向量相关的乘法,挖掘了回代计算的并行性。设计了核心是多个浮点计算功能的运算阵列以及主从两层状态机的控制模块。相比于使用MKL求解库的Intel 24核CPU平台,本架构基于XCZU15EG的Zynq UltraScale系列FPGA进行了线性矩阵求解实验,实验所用矩阵均为对称正定、对角占优且稠密度均大于50%。提出的加速架构求解的平均加速比达到22倍,求解误差在10-17~10-14内。实验结果表明,该架构一定程度上提高了矩阵求解速度,适合于较高维度线性矩阵的前后向回代求解。 展开更多
关键词 三角矩阵求解 硬件加速 现场可编程门阵列 瞬态仿真
在线阅读 下载PDF
基于NIOSⅡ的高速多路数据采集系统 被引量：10
10
作者 杨卫 李飞 +2 位作者 张皎 邵星灵 王正言 《计算机测量与控制》 CSCD 北大核心 2011年第2期465-467,474,共4页
针对复杂战场环境对数据采集的需求,利用FPGA构建了可编程片上系统(SOPC),实现了高速多路数据采集,详细论述了NIOSⅡ嵌入式系统以及其外设的设计方法;传感器采集的数据经过高速AD转换后,由SOPC系统进行数据缓冲和格式转换并存入存储器,S... 针对复杂战场环境对数据采集的需求,利用FPGA构建了可编程片上系统(SOPC),实现了高速多路数据采集,详细论述了NIOSⅡ嵌入式系统以及其外设的设计方法;传感器采集的数据经过高速AD转换后,由SOPC系统进行数据缓冲和格式转换并存入存储器,SD卡的使用方便了数据的存取、处理和存储空间的扩展;实验结果表明,该系统能够可靠、准确地对多路信号进行采集,且运行稳定。 展开更多
关键词 SOPC NIOSII嵌入式系统 数据采集 复杂战场环境 SD卡
在线阅读 下载PDF
基于函数级FPGA原型的硬件内部进化 被引量：36
11
作者 赵曙光 杨万海 《计算机学报》 EI CSCD 北大核心 2002年第6期666-669,共4页
电路进化设计是现阶段可进化硬件 (EHW)研究的重点内容 .针对制约进化设计能力的主要“瓶颈”,该文提出并讨论了一种简洁高效的内部进化方法 ,包括基于函数变换的染色体高效编码方案、与之配套的函数级 FP-GA原型和进化实验平台以及在... 电路进化设计是现阶段可进化硬件 (EHW)研究的重点内容 .针对制约进化设计能力的主要“瓶颈”,该文提出并讨论了一种简洁高效的内部进化方法 ,包括基于函数变换的染色体高效编码方案、与之配套的函数级 FP-GA原型和进化实验平台以及在线评估与遗传参数自适应方法等 .交通灯控制器、4位可级联比较器等相对复杂且具应用价值的电路的成功进化 ,证明该方法适用于组合、时序电路的进化设计 ,并可显著地减少运算量 。 展开更多
关键词 可进化硬件 染色体表达 函数级FPGA 内部可进化硬件 可编程逻辑器件
在线阅读 下载PDF
基于PCI总线的FPGA配置系统的设计 被引量：6
12
作者 梅安华 田建生 +2 位作者 刘欢 聂鑫 程宁 《计算机测量与控制》 CSCD 2005年第4期375-377,385,共4页
在对FPGA配置比特流文件进行结构分析的基础上, 通过系统PCI总线利用SelectMAP配置模式实现了对FPGA数据进行在线配置系统的设计, 解决了传统数据加载方法中需要加载电缆的限制, 完成了对FPGA芯片程序加载过程的完全软件化操作, 使得整... 在对FPGA配置比特流文件进行结构分析的基础上, 通过系统PCI总线利用SelectMAP配置模式实现了对FPGA数据进行在线配置系统的设计, 解决了传统数据加载方法中需要加载电缆的限制, 完成了对FPGA芯片程序加载过程的完全软件化操作, 使得整个系统的配置、调试能够同步进行。实验测试表明, 系统工作正常, 证明系统原理与硬件设计是成功的。 展开更多
关键词 FPGA 逻辑器件 PCI总线 设计 可编程器件
在线阅读 下载PDF
基于CPLD的线阵CCD的驱动及数据采集 被引量：21
13
作者 刘蕾 江洁 张广军 《电子测量与仪器学报》 CSCD 2006年第4期107-110,共4页
本文介绍了基于CPLD的线阵CCD的驱动和数据采集系统的软硬件构成、工作原理及设计方案,讨论了图像采集、数据存储等技术,并对系统的测量结果进行了分析。结果表明,该系统实现了对线阵CCD的正确驱动和数据的实时采集存储,结构简单,可进... 本文介绍了基于CPLD的线阵CCD的驱动和数据采集系统的软硬件构成、工作原理及设计方案,讨论了图像采集、数据存储等技术,并对系统的测量结果进行了分析。结果表明,该系统实现了对线阵CCD的正确驱动和数据的实时采集存储,结构简单,可进一步应用于高精度的一维尺寸测量。 展开更多
关键词 线阵CCD 复杂可编程逻辑器件(CPLD) 数据采集
在线阅读 下载PDF
一种并行AD采集系统的通道匹配误差研究 被引量：5
14
作者 邵星灵 杨卫 +1 位作者 王正言 张文栋 《压电与声光》 CSCD 北大核心 2011年第2期332-335,共4页
随着现代宽带雷达通讯的发展,对雷达回波信号的采集和目标的特征提取成为研究者关注的焦点。由于雷达回波的高频信号高达几十兆赫兹,时间交替采样模数转换器(ADC)系统便可在其中发挥重要作用,但这种结构会引入时间、增益和偏置3种主要... 随着现代宽带雷达通讯的发展,对雷达回波信号的采集和目标的特征提取成为研究者关注的焦点。由于雷达回波的高频信号高达几十兆赫兹,时间交替采样模数转换器(ADC)系统便可在其中发挥重要作用,但这种结构会引入时间、增益和偏置3种主要的通道失配误差。该文对通道失配误差作了分析,建立了3种误差并存的非均匀采样信号频谱的数学模型,并在此基础上提出了该文的误差联合测量高效实时校正算法,最后在现场可编程门阵列(FPGA)中完成了整个算法的实现。 展开更多
关键词 宽带雷达通讯 现场可编程门阵列(FPGA) 时间交替采样ADC 实时校正算法
在线阅读 下载PDF
基于Xilinx FPGA的SPI Flash控制器设计与验证 被引量：26
15
作者 关珊珊 周洁敏 《电子器件》 CAS 北大核心 2012年第2期216-220,共5页
基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方... 基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方面与电脑串口通信获得数据,另一方面对SPI Flash进行控制,这样就完成了FPGA配置数据的控制和存储。 展开更多
关键词 可编程逻辑门阵列 串行接口Flash VERILOG HDL Isim仿真
在线阅读 下载PDF
基于FPGA的多路并行独立串口的实现 被引量：12
16
作者 刘凤新 赵坚固 《仪表技术与传感器》 CSCD 北大核心 2010年第11期44-46,共3页
为了实现对多路并行工作串口设备的远程监控,使远程的客户端通过以太网来访问独立的串口设备,设计了基于ARM+FPGA结构的网关服务器,并在FPGA中实现了多路并行独立的串口接收发送模块。自底向上的介绍多路并行独立串口模块内部UART模块,... 为了实现对多路并行工作串口设备的远程监控,使远程的客户端通过以太网来访问独立的串口设备,设计了基于ARM+FPGA结构的网关服务器,并在FPGA中实现了多路并行独立的串口接收发送模块。自底向上的介绍多路并行独立串口模块内部UART模块,带缓冲区的UART模块,上层控制部分的具体实现,以及ARM对该模块读写控制的时序要求。该串口模块已经成功用硬件实现,并在网关服务器中工作正常。运行结果证明该模块可以很好的提高系统的工作效率和工作半径,达到了设计的要求。 展开更多
关键词 FPGA UART 网关服务器 多路并行独立串口
在线阅读 下载PDF
基于Linux系统的软PLC设计 被引量：8
17
作者 李坚强 裴海龙 廖俊 《制造业自动化》 北大核心 2005年第11期1-4,共4页
介绍了软PLC的发展和有关的概念,探讨了软PLC的特点。详细介绍了软PLC的硬件设计和软件设计平台,对软PLC的设计方案作了全面的描述,并对其中的关键技术作了详细解释。
关键词 软PLC IEC61131-3 嵌入式PC 模块化设计
在线阅读 下载PDF
基于梯形图语言的软PLC技术研究与实现 被引量：14
18
作者 陈辉 李坚强 +1 位作者 裴海龙 廖俊 《微计算机信息》 北大核心 2006年第09S期266-268,共3页
介绍了软PLC的硬件平台、软件平台和软件的整体架构设计,同时阐述了其中的关键技术如梯形图语言的编辑功能和编译功能实现,最后介绍了软PLC系统在测试中的运行情况。
关键词 软PLC 嵌入式PC 模块化设计 TCL/TK
在线阅读 下载PDF
可重构Keccak算法设计及FPGA实现 被引量：4
19
作者 吴武飞 王奕 李仁发 《计算机应用》 CSCD 北大核心 2012年第3期864-866,共3页
在分析研究Keccak算法的基础上,针对现有Keccak算法的硬件实现方案版本单一,应用不灵活的问题,设计了一种高性能可重构的Keccak算法硬件实现方案。实验结果表明:该方案在Xilinx公司的现场可编程门阵列(FPGA)Virtex-5平台上的时钟频率可... 在分析研究Keccak算法的基础上,针对现有Keccak算法的硬件实现方案版本单一,应用不灵活的问题,设计了一种高性能可重构的Keccak算法硬件实现方案。实验结果表明:该方案在Xilinx公司的现场可编程门阵列(FPGA)Virtex-5平台上的时钟频率可达214 MHz,占用1607 slices;该方案具有吞吐量高(9131 Mbps),应用灵活性好,可支持4种不同参数版本的优点。 展开更多
关键词 Keccak算法 海绵结构 哈希算法 可重构 现场可编程门阵列
在线阅读 下载PDF
硬件演化原理及实现方法研究 被引量：11
20
作者 徐阳 王友仁 《计算机测量与控制》 CSCD 2003年第5期385-387,394,共4页
文章对基于Virtex系列FPGA的硬件外部演化技术进行了研究 ,对演化算法的流程进行了分析 ,介绍了演化硬件的概念、原理、JBitsAPI软件以及Virtex器件结构。基于JBitsAPI软件 ,采用外部演化的方式对电路进行演化 。
关键词 硬件演化原理 可编程逻辑器件 硬件电路 FPGA 计算机
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 76 下一页 到第 页
使用帮助 返回顶部