期刊文献+
共找到30,463篇文章
< 1 2 250 >
每页显示 20 50 100
碳纤维增强树脂复合材料制孔技术研究进展
1
作者 袁艳萍 郭筱然 +2 位作者 王文博 陈磊 汪洋 《北京工业大学学报》 北大核心 2025年第7期835-850,共16页
碳纤维增强树脂复合材料是以碳纤维为增强体、树脂为基体的复合材料,因其质量轻、耐腐蚀、抗疲劳等优良特性,逐渐替代了许多传统金属材料,广泛应用于航空航天、车辆制造、船舶运输等领域。碳纤维增强树脂复合材料的各向异性及非均质特... 碳纤维增强树脂复合材料是以碳纤维为增强体、树脂为基体的复合材料,因其质量轻、耐腐蚀、抗疲劳等优良特性,逐渐替代了许多传统金属材料,广泛应用于航空航天、车辆制造、船舶运输等领域。碳纤维增强树脂复合材料的各向异性及非均质特性给加工带来了极大挑战和困难,尤其是大型复合材料的连接装配避免不了小孔结构的加工,但是孔周围产生的应力集中会显著降低连接件的抗疲劳性能。基于此,该文系统综述了碳纤维增强树脂复合材料的制孔方法及其特点。首先,阐述了不同加工工艺下碳纤维增强树脂复合材料制孔的研究进展,并分析了不同工艺下产生的主要缺陷,包括孔的表面形貌特征(如边沿毛刺、撕裂、热影响区、表面粗糙度等)和孔的侧壁形貌特征(如纤维分层、孔锥度、侧壁粗糙度等)。其次,针对复材层板的强度和破坏模式,综述了孔加工对复材层板性能的影响。最后,总结和讨论了碳纤维增强树脂复合材料制孔技术的发展趋势和前景。 展开更多
关键词 碳纤维增强树脂复合材料 孔加工 缺陷 工艺研究 开孔拉伸 数值模拟
在线阅读 下载PDF
高性能GPU计算集群应用体系建设 被引量:1
2
作者 杨敏 何芸 +1 位作者 许涛 景少军 《信息系统工程》 2025年第3期102-105,共4页
在长期分析研究高密度数据处理项目作业运行特点的基础上,归纳常规处理和偏移处理两大类应用下,不同处理方法实现模块的资源需求特点及处理员的作业模式,优化组合集群计算、存储、网络三元素技术发展路线及产品性能参数,搭建了硬件架构... 在长期分析研究高密度数据处理项目作业运行特点的基础上,归纳常规处理和偏移处理两大类应用下,不同处理方法实现模块的资源需求特点及处理员的作业模式,优化组合集群计算、存储、网络三元素技术发展路线及产品性能参数,搭建了硬件架构上适用于地震勘探处理应用的高性能GPU计算集群系统。综合应用镜像管理、多种子点分发等多种集群管理及作业调度技术,实现异构集群统一管理及监控,实现油田高性能计算资源共享,高效提升处理生产大规模计算能力,实现绿色高效体系建设。 展开更多
关键词 高性能计算 GPU XCAT 集群管理
在线阅读 下载PDF
NA-ROB:基于RISC-V超标量处理器的改进 被引量:1
3
作者 景超霞 刘杰 +1 位作者 李洪奎 刘红海 《计算机应用研究》 北大核心 2025年第2期519-522,共4页
重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目... 重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目的寄存器的指令单独存储来避免占用ROB表项。同时,引入容量可动态调整的缓存结构(AROB),将长延时指令与普通指令分别存储在ROB和AROB中,以降低长延时指令导致的阻塞。改进后的超标量处理器被命名为NA-ROB,经过SPEC 2006基准测试程序的实验评估,结果表明,NA-ROB超标量处理器相比于传统的ROB超标量处理器,平均IPC提升了66%,同时ROB的阻塞概率降低了48%。因此,所提出的改进方法显著提升了处理器的整体性能和效率。 展开更多
关键词 RISC-V指令集 超标量处理器 ROB AROB 零寄存器分配策略
在线阅读 下载PDF
四级流水线堆栈处理器研究与设计
4
作者 朱恒宇 周永录 +1 位作者 刘宏杰 代红兵 《计算机工程与设计》 北大核心 2025年第1期265-273,共9页
针对现有堆栈处理器主频较低的问题,设计一种16位的四级流水线堆栈处理器ZP16。采用冯诺伊曼结构与J1指令集,具有数据堆栈和返回堆栈两个独立堆栈。四级流水线包括取指、译码、执行和回写。通过合理的结构设计与流水线冲刷技术解决ZP16... 针对现有堆栈处理器主频较低的问题,设计一种16位的四级流水线堆栈处理器ZP16。采用冯诺伊曼结构与J1指令集,具有数据堆栈和返回堆栈两个独立堆栈。四级流水线包括取指、译码、执行和回写。通过合理的结构设计与流水线冲刷技术解决ZP16中流水线冒险问题。实验结果表明,在Xilinx XC7A100T FPGA目标芯片上,ZP16的运行主频稳定在230 MHz。与J1堆栈处理器相比,ZP16流水线加速比为1.3,资源占用率基本相当,功耗增加8%,主频提升130%。与其它同类型堆栈处理器在不同的目标芯片上进行比较,ZP16主频有较为明显的提升。 展开更多
关键词 堆栈处理器 流水线 现场可编程门阵列 主频 加速比 资源占用率 功耗
在线阅读 下载PDF
单边弯针缝合头的分析与设计
5
作者 许景浩 董九志 +2 位作者 孙宁宁 陈云军 李锐 《毛纺科技》 北大核心 2025年第6期98-104,共7页
为了解决传统缝合工艺应用于复合材料预制体时缝合空间与角度受限的问题,基于单边弯针缝合工艺提出一种新型单边弯针缝合头设计方案。通过优化链式线迹并创新性设计弧线回环线迹,实现对多层碳布预制体的贯穿与非贯穿交替缝合,提升铺叠... 为了解决传统缝合工艺应用于复合材料预制体时缝合空间与角度受限的问题,基于单边弯针缝合工艺提出一种新型单边弯针缝合头设计方案。通过优化链式线迹并创新性设计弧线回环线迹,实现对多层碳布预制体的贯穿与非贯穿交替缝合,提升铺叠拼接效率。通过单伺服电机驱动同步传动机构协调2个曲柄摇杆末端弯针与钩线针的精准配合,结合导纱机构与可调压脚机构,确保缝合过程的稳定性。运用接触力学理论并借助Workbench软件对弯针进行力学性能仿真,确定其直径为2.2 mm。最终研制的缝合头可有效突破传统缝合工艺的空间与角度限制,为复合材料预制体高效高质量缝合成型提供技术支撑。 展开更多
关键词 单边弯针缝合工艺 单边弯针缝合头 弯针设计 强度校核
在线阅读 下载PDF
精度动态可调无符号近似乘法器设计
6
作者 刘伟佳 唐溪琴 +4 位作者 李犇 刘康 李阳 刘清惓 尚德龙 《小型微型计算机系统》 北大核心 2025年第11期2790-2797,共8页
近似计算作为一种提高芯片能效的有效方法,已受到工业界和学术界的广泛关注和研究.把近似计算与硬件电路相结合的设计方法,可以在满足更多计算精度的需求下有效提升系统性能、并降低系统功耗,这在可容错应用中具有良好的应用前景.本文... 近似计算作为一种提高芯片能效的有效方法,已受到工业界和学术界的广泛关注和研究.把近似计算与硬件电路相结合的设计方法,可以在满足更多计算精度的需求下有效提升系统性能、并降低系统功耗,这在可容错应用中具有良好的应用前景.本文提出一种精度可调的加法电路,及基于此加法器的精度动态可调的无符号近似乘法器(UAMDAA),通过调整外部精度控制信号,使得UAMDAA近似乘法器可以在8种不同精度模式下工作.UAMDAA近似乘法器在精度最低的工作模式下的面积、功耗和延迟,相比精确乘法器分别降低了60%、58%、27%.并开展了误差分析、硬件开销分析以及该乘法器的图像处理应用分析,实验结果表明,本文提出的UAMDAA近似乘法器和现有的研究成果相比,在精度、硬件指标以及输出图像质量方面具有明显的优势. 展开更多
关键词 近似乘法器 近似计算 近似压缩器 图像处理
在线阅读 下载PDF
量子计算机用超低温超导电缆组件的研究
7
作者 白利文 张通勇 +2 位作者 李秋平 李宁旺 辛耀平 《广东通信技术》 2025年第7期71-75,共5页
随着量子计算技术迅速发展,提升量子计算机性能成为研究重点。超低温超导电缆组件是量子计算机的关键部件,对其运行稳定性影响重大。针对量子计算机用超低温超导电缆组件展开研究,分析极低温下的超导特性与性能需求。经筛选超导及无磁材... 随着量子计算技术迅速发展,提升量子计算机性能成为研究重点。超低温超导电缆组件是量子计算机的关键部件,对其运行稳定性影响重大。针对量子计算机用超低温超导电缆组件展开研究,分析极低温下的超导特性与性能需求。经筛选超导及无磁材料,优化电缆结构,解决了传统电缆在超低温环境下量子比特不稳定的问题,提升了量子计算机性能。 展开更多
关键词 量子计算机 超低温 超导电缆组件 量子比特
在线阅读 下载PDF
面向深度学习编译器的多粒度量化框架支持与优化
8
作者 魏铭康 李嘉楠 +3 位作者 韩林 高伟 赵荣彩 王洪生 《计算机工程》 北大核心 2025年第5期62-72,共11页
随着各大厂商对大模型应用部署需求的激增,深度学习编译器TVM(Tensor Virtual Machine)的单一量化方式精度下降,已无法满足部署需求。设计并构建一种可选粒度的模型量化框架,具体包括逐层与逐通道量化流程的支持,以及阈值搜索与自适应... 随着各大厂商对大模型应用部署需求的激增,深度学习编译器TVM(Tensor Virtual Machine)的单一量化方式精度下降,已无法满足部署需求。设计并构建一种可选粒度的模型量化框架,具体包括逐层与逐通道量化流程的支持,以及阈值搜索与自适应舍入优化算法的实现。首先,基于量化模块“relay.quantize”构建信息标注、阈值校准与量化图实现的框架流程,并添加粒度属性以显式识别量化方式。其次,针对预定义校准方法无法确定有效量化信息的问题,对量化中的阈值校准、权重舍入进行调优,提高量化后模型精度。实验采用ImageNet数据集对视觉网络进行测试,针对MobileNetV1新量化方案将8 bit量化后模型精度损失降低到2.3%,调优后该损失降低到0.7%,实验结果表明多粒度量化框架可有效降低量化误差。 展开更多
关键词 模型量化 模型部署 模型压缩 推理加速 深度学习编译器
在线阅读 下载PDF
微处理器性能分析与优化:基于SPEC CPU2017的对比研究
9
作者 徐晗 郭振江 肖俊华 《高技术通讯》 北大核心 2025年第3期241-249,共9页
运行标准测试程序是进行微处理器设计空间探索的基本手段。横向对比分析国内外主流处理器在标准测试程序场景下的各项性能指标,有助于识别国产处理器的性能瓶颈,为进一步的性能优化指明方向。本文基于SPEC CPU2017对3款微处理器进行同... 运行标准测试程序是进行微处理器设计空间探索的基本手段。横向对比分析国内外主流处理器在标准测试程序场景下的各项性能指标,有助于识别国产处理器的性能瓶颈,为进一步的性能优化指明方向。本文基于SPEC CPU2017对3款微处理器进行同频性能测试和对比分析,分别是龙芯LA464架构的3A5000微处理器、AMD ZEN1架构的R3-1200以及Intel Skylake架构的i3-9100f。根据测试结果,3A5000定点性能与R3-1200基本相同,比i3-9100f低10%左右;3A5000浮点性能相当于另2款微处理器的70%左右。本文从动态指令数和每周期指令数(instruction per cycle,IPC)2个角度对微处理器进行比较和分析。基于SPEC CPU2017的结果显示,3A5000定点动态指令数和浮点动态指令数分别比另2款微处理器多约10%和25%。在3A5000上使用激进的自动向量化编译优化策略、优化立即数乘法编译效率等手段可以将其性能提升10%左右。3A5000的定点IPC比另外2款微处理器高4%左右,浮点IPC低8%左右。发射宽度、执行单元数量、功能和延迟等微结构参数接近是3款微处理器IPC差别较小的主要原因。 展开更多
关键词 SPEC CPU2017 性能分析 龙芯3A5000 向量化 体系结构
在线阅读 下载PDF
基于RISC-V的LMS算法加速方案
10
作者 叶岸茏 马令坤 曲宗一 《集成电路与嵌入式系统》 2025年第5期52-59,共8页
LMS算法作为基本的自适应滤波算法,在噪声抑制领域得到了广泛应用,其实现方式主要基于通用处理器,但存在运算效率和性能较低的问题。RISC-V架构具有开源、精简、扩展性强等优势,适用于专用型处理器的实现。本文针对LMS算法设计了基于RIS... LMS算法作为基本的自适应滤波算法,在噪声抑制领域得到了广泛应用,其实现方式主要基于通用处理器,但存在运算效率和性能较低的问题。RISC-V架构具有开源、精简、扩展性强等优势,适用于专用型处理器的实现。本文针对LMS算法设计了基于RISC-V的专用处理器。采用自定义指令集F扩展处理浮点数,并且在协处理器中加入MAC指令完成针对LMS算法的加速。实验结果表明,该处理器能够实现噪声的有效抵消,当输入信噪比为5 dB时,消噪后信噪比为17.5 dB;系统使用FPU执行LMS算法,指令执行数为220354,执行周期为586221;当采用本设计方案时,工作在FPU+MAC方式下,指令执行数为31621,执行周期为89412,效率明显提高。 展开更多
关键词 RISC-V 协处理器 LMS FPU 蜂鸟E203
在线阅读 下载PDF
全球RISC-V标准发展路径比较分析研究
11
作者 倪皖京 黄然 +2 位作者 尹航 王一刚 刘羽炎 《标准科学》 2025年第S1期206-211,共6页
本文旨在探讨和分析全球范围内RISC-V标准发展的不同路径,特别是比较分析中国、欧洲和美国在RISC-V标准制定和推广方面的策略、进展和挑战。RISC-V作为一种开源指令集架构,具有显著的灵活性和可扩展性优势,其标准化进程对于全球半导体... 本文旨在探讨和分析全球范围内RISC-V标准发展的不同路径,特别是比较分析中国、欧洲和美国在RISC-V标准制定和推广方面的策略、进展和挑战。RISC-V作为一种开源指令集架构,具有显著的灵活性和可扩展性优势,其标准化进程对于全球半导体产业和科技创新具有重要意义。通过对不同地区政策法规、推动主体、主要成就和未来挑战的深入研究,本文揭示了各区域发展路径的异同,并提出了推进全球RISC-V标准化的建议。 展开更多
关键词 RISC-V 指令集 标准发展路径 国际比较 开源技术
在线阅读 下载PDF
多GPU平台上三维格子Boltzmann方法的并行化实现
12
作者 向星 孙培杰 +1 位作者 张华海 王利民 《数据与计算发展前沿(中英文)》 2025年第5期16-27,共12页
【目的】针对大规模科学计算问题,计算范式的转变推动了通用图形处理器的发展,在计算流体力学领域新兴的格子Boltzmann方法在耦合先进物理模型时具有内在的计算效率和并行可扩展性的显著优势。【方法】本研究基于标准格子模型D3Q19,考... 【目的】针对大规模科学计算问题,计算范式的转变推动了通用图形处理器的发展,在计算流体力学领域新兴的格子Boltzmann方法在耦合先进物理模型时具有内在的计算效率和并行可扩展性的显著优势。【方法】本研究基于标准格子模型D3Q19,考虑三维区域分解和分布式数据通信方法,对三维格子Boltzmann方法进行了并行算法设计与优化。【结果】在某国产异构加速计算平台,对三维流动基准算例进行了不同网格规模下数值验证和精度测试,实现了高保真度瞬态模拟,并捕捉了不同时刻下三维涡结构的非定常演化。在单卡不同网格规模的性能测试中,在正确性验证的基础上,讨论了数据通信部分对并行性能的影响,并给出了单卡对于单核的加速比。在强/弱扩展性测试中,设置了单节点单卡和单节点四卡两组对照数值实验来研究节点间/节点内数据通信的差异。其中单节点单卡组最大计算网格规模约为21.5亿,使用了128节点上总计128张加速卡,运行时间为262.119s,并行性能为81.927GLUPS(每秒十亿格点更新,1GLUPS=103MLUPS),并行效率为94.76%;单节点四卡组最大计算网格规模约为85.9亿,使用了128节点上总计512张加速卡,并行性能为241.185GLUPS,并行效率为69.71%。【结论】本研究提出的并行化实现方法具有线性加速比和良好的并行可扩展性,展示了在E级超算系统上实现高效模拟的潜力。 展开更多
关键词 图形处理器 格子BOLTZMANN方法 扩展性测试 大规模并行计算 三维Taylor-Green涡流
在线阅读 下载PDF
一种嵌入式微控制器的指令Cache设计方案
13
作者 王睿 张艳花 《电子制作》 2025年第4期22-25,共4页
在传统的指令Cache设计方案中,VTag存储器大小取决于处理器的总线宽度以及指令Cache的Cache行数和Cache行大小。本文提出了一种优化指令Cache的电路设计,通过减小指令Cache覆盖的取指空间,在不影响指令Cache对外接口的总线宽度以及Cach... 在传统的指令Cache设计方案中,VTag存储器大小取决于处理器的总线宽度以及指令Cache的Cache行数和Cache行大小。本文提出了一种优化指令Cache的电路设计,通过减小指令Cache覆盖的取指空间,在不影响指令Cache对外接口的总线宽度以及Cache行数和Cache大小的情况下,进一步减小了VTag存储器的大小。本文用DC(Design Compiler)对指令Cache进行综合,结果表明,本文设计实现的指令Cache较传统方案在减少芯片面积的同时,显著提升了电路频率,对嵌入式微控制器的指令Cache设计具有重要的实用价值。 展开更多
关键词 嵌入式 微控制器 处理器 指令CACHE
在线阅读 下载PDF
MIPS处理器核及其定制化AXI总线设计
14
作者 周艳娇 贾艳双 杜军 《集成电路与嵌入式系统》 2025年第3期33-40,共8页
针对使用现成AXI接口IP核存在资源占用较大、可定制性差等问题,提出一种分阶段自主设计、添加AXI总线的方式,为设计好的MIPS处理器核增加AXI总线的支持。设计使用Verilog HDL编写RTL代码,在Vivado仿真环境下验证了处理器的总体逻辑功能... 针对使用现成AXI接口IP核存在资源占用较大、可定制性差等问题,提出一种分阶段自主设计、添加AXI总线的方式,为设计好的MIPS处理器核增加AXI总线的支持。设计使用Verilog HDL编写RTL代码,在Vivado仿真环境下验证了处理器的总体逻辑功能,并将比特流文件下载至FPGA开发板中进行原型验证,得到资源利用率及时序情况。最终使用DC(Design Compiler)工具对处理器进行综合,得到处理器的总体面积和功耗。验证结果表明,自主设计、添加AXI总线相较于直接添加AXI接口IP核所消耗的资源和面积更小,且可以确保在处理器核心架构不变的情况下添加总线,大大降低了将处理器核中原有接口直接更改为AXI总线接口的难度,既减轻了集成的复杂性又兼顾高度定制化,以满足特定的系统需求和性能要求。 展开更多
关键词 AXI IP核 MIPS 处理器核 六级流水线
在线阅读 下载PDF
基于改进压缩器的新型Wallace树乘法器设计
15
作者 黄瑞钧 刘杰 +3 位作者 刘红海 唐学峰 洪军 李靖宇 《智能计算机与应用》 2025年第9期101-106,共6页
为了降低延时和功耗,提高处理器整体性能,优化乘法器关键路径成为乘法器设计的一个重要方法。首先,通过精减压缩器逻辑表达式中的逻辑冗余项,减少电路复杂度,缩短电路关键路径,达到降低压缩器延时的目的。然后,利用Booth算法,结合所提... 为了降低延时和功耗,提高处理器整体性能,优化乘法器关键路径成为乘法器设计的一个重要方法。首先,通过精减压缩器逻辑表达式中的逻辑冗余项,减少电路复杂度,缩短电路关键路径,达到降低压缩器延时的目的。然后,利用Booth算法,结合所提的改进型压缩器,采用Wallace树结构对32位乘法器进行重新设计,把关键路径延时减少到11个异或门。最后,基于SIMC180 nm工艺对所设计的乘法器进行仿真验证,实验结果表明所提设计方案能有效提高计算速度,降低功耗,优于现有的乘法器方案。 展开更多
关键词 乘法器 压缩器 BOOTH编码 WALLACE树
在线阅读 下载PDF
基于JTAG接口的多DSP处理板故障诊断技术研究
16
作者 王秀霞 李艳福 《信息技术与信息化》 2025年第9期188-191,共4页
随着DSP应用技术的快速发展,为满足实时处理的性能要求,越来越多的系统采取多DSP的并行处理方式。并行处理系统通常由多个DS处理单元组成,结构比较复杂,因此系统发生故障的概率和诊断难度也不断增加,对故障诊断技术的需求也更为迫切,有... 随着DSP应用技术的快速发展,为满足实时处理的性能要求,越来越多的系统采取多DSP的并行处理方式。并行处理系统通常由多个DS处理单元组成,结构比较复杂,因此系统发生故障的概率和诊断难度也不断增加,对故障诊断技术的需求也更为迫切,有效的故障诊断技术能够及时发现并定位故障,快速完成产品维修。就当前的情况而言,DSP等器件往往会借助JTAG(joint test action group)接口来充当其与PC机进行通信的媒介,基于此,设计了几种以JTAG接口为基础的智能故障诊断设计方案,且通过实际的应用案例,证明利用本诊断技术能够在很大程度上提升故障诊断的响应速度以及准确率。 展开更多
关键词 故障诊断 JTAG接口 边界扫描
在线阅读 下载PDF
支持FPGA动态重构的RISC-V扩展指令集设计与实现
17
作者 周炫锦 蔡刚 黄志洪 《计算机工程》 北大核心 2025年第5期229-238,共10页
目前实现动态重构的常用方法是通过片上接口进行配置,一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核,并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源,并且限制了片上接口的运行频率。针对... 目前实现动态重构的常用方法是通过片上接口进行配置,一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核,并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源,并且限制了片上接口的运行频率。针对这些问题,提出将FPGA抽象为大规模存储器的设计理念,构建DPRC动态重构控制指令集及配套应用程序编程接口(API),以优化逻辑资源占用量,消除缓冲延迟。指令集的实现以原有RV32IMC为基础,采用微指令序列控制片上接口部分,通过与数据通路紧密耦合来减少逻辑资源使用量,使用参数化多周期方案优化时序并确保通用性。实验结果表明,与传统方法相比,该系统中动态重构功能相关逻辑资源占用量减少84%,频率提高312%。相较于原有处理器,添加扩展指令集后处理器自身资源占用量仅增加5%,最差情况下扩展部分对时钟周期的影响小于0.2 ns,表明该动态重构控制方案具有低成本、高主频的特性。 展开更多
关键词 RISC-V指令集 扩展指令集 动态重构 FPGA技术 大规模存储器
在线阅读 下载PDF
A RISC-V 32-bit microprocessor on two-dimensional semiconductor platform
18
作者 Di Zhang Yang Li 《Journal of Semiconductors》 2025年第8期2-4,共3页
With the rapid development of information technology,the demand for high-performance and low-power microprocessors continues to grow.Traditional silicon-based semiconductor technologies have encountered numerous bottl... With the rapid development of information technology,the demand for high-performance and low-power microprocessors continues to grow.Traditional silicon-based semiconductor technologies have encountered numerous bottlenecks in performance enhancement,such as drain-induced barrier lowering,reduced mobility caused by interface scattering,and limited current on/off ratios. 展开更多
关键词 two dimensional semiconductor low power risc v MICROPROCESSOR performance information technology reduced mobility drain induced barrier lowering
在线阅读 下载PDF
基于申威平台PCRE/PCRE2 JIT的移植与研究
19
作者 熊祝青 王兴元 陆晓峰 《网络新媒体技术》 2025年第1期50-57,共8页
申威处理器采用64位指令集,是一款高性能的中央处理器(CPU),已广泛应用于办公桌面或服务器、高端工业控制及信息安全等领域。Perl兼容的正则表达式库(PCRE)是一款专门设计用于正则匹配的库,具备强大的处理正则表达式的能力。PCRE库中引... 申威处理器采用64位指令集,是一款高性能的中央处理器(CPU),已广泛应用于办公桌面或服务器、高端工业控制及信息安全等领域。Perl兼容的正则表达式库(PCRE)是一款专门设计用于正则匹配的库,具备强大的处理正则表达式的能力。PCRE库中引入即时编译(JIT),该技术是一种将正则匹配的过程动态编译成机器码的技术,从而显著提升正则表达式的匹配速度。为了提高申威平台上处理正则表达式匹配的效率,采用申威架构中的Core3B指令集系统,将具有JIT功能的PCRE库以及改进版PCRE2库移植到申威处理器的平台上。本文首先阐述PCRE的JIT核心技术以及将其移植到申威处理器平台上的重要意义,然后分析了将PCRE的JIT功能移植到申威平台上的技术难点和解决策略,并描述了基于Core3B指令集对JIT相关技术的具体实现,最后通过实验结果验证PCRE/PCRE2 JIT技术移植到申威平台的可行性,并且通过与Python正则库及移植JIT前后的PCRE库的正则匹配速度对比测试,验证了移植到申威平台上的JIT技术达到了预期效果。 展开更多
关键词 PCRE/ PCRE2 JIT 申威 移植 正则表达式
在线阅读 下载PDF
基于ARM架构的多核处理器QSPI接口扩展及应用
20
作者 王晓鸽 赵彬智 白云逸 《信息技术与信息化》 2025年第8期14-17,共4页
随着嵌入式计算机应用的发展,数据传输要求的不断提高,ARM架构的多核处理器以其性能高、自主化程度强的特点,越来越多地被应用到以该型处理器为核心的多总线接口的计算机架构中。与此同时,受传输效率、稳定性以及布板面积的影响,全双工... 随着嵌入式计算机应用的发展,数据传输要求的不断提高,ARM架构的多核处理器以其性能高、自主化程度强的特点,越来越多地被应用到以该型处理器为核心的多总线接口的计算机架构中。与此同时,受传输效率、稳定性以及布板面积的影响,全双工传输的SPI(serial peripheral interface)接口以及其衍生出的QSPI接口也逐渐成为处理器与Flash存储器之间传输的主要接口之一。因此,文章针对ARM架构的多核处理器的QSPI总线接口的扩展与应用进行分析,主要关注该扩展接口的软件使用特征、访问延时、传输带宽等,基于这些技术特征,在软硬件设计中判断QSPI具体的待扩展功能,并据此给出设计建议作为嵌入式计算机设计参考。 展开更多
关键词 ARM架构 多核处理器 QSPI接口 访问方式 访问延迟 传输带宽
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部