期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到453篇文章
< 1 2 … 23 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种数字预失真和峰均比削峰法联合优化方法研究
1
作者 高浩楠 张涛 李聪颖 《计算机测量与控制》 2025年第2期278-285,共8页
现代信息通信技术飞速发展,单一数字预失真技术或峰均比抑制方法无法最大化减少信号的非线性失真,提高发射机能效;通过对数字预失真和峰均比限幅法联合算法的研究,分别优化预失真系统的功率放大器建模和限幅系统的信号处理方式,进一步... 现代信息通信技术飞速发展,单一数字预失真技术或峰均比抑制方法无法最大化减少信号的非线性失真,提高发射机能效;通过对数字预失真和峰均比限幅法联合算法的研究,分别优化预失真系统的功率放大器建模和限幅系统的信号处理方式,进一步提高功率放大器工作效率;对功放行为模型建模引入更多记忆效应特性,经实验测试归一化均方误差可降低19.87 dB;采用阈值分解技术处理输入信号并测试削峰法对信号峰均比的抑制效果,实验结果左边带ACPR值下降19.72 dBc,右边带ACPR下降17.46 dBc,峰均比下降2.54 dB,满足了精确描述信号的记忆效应的要求,降低了功率放大器非线性失真和峰均比。 展开更多
关键词 数字预失真 功率放大器 峰均比 削峰 阈值矢量分解
在线阅读 下载PDF
基于Hyperlynx的SPI时钟信号完整性分析
2
作者 韩琳琳 邹斌阳 《电工技术》 2025年第6期177-178,181,共3页
在某精密光机部件SPI接口电路设计中,因传输环节较多,信号完整性问题不可避免。低温时钟信号幅值低于FLASH芯片门限要求,导致DSP通过SPI接口读取FLASH数据错误。通过理论分析,借助Hyperlynx仿真软件对SPI接口电路中关键的时钟信号进行... 在某精密光机部件SPI接口电路设计中,因传输环节较多,信号完整性问题不可避免。低温时钟信号幅值低于FLASH芯片门限要求,导致DSP通过SPI接口读取FLASH数据错误。通过理论分析,借助Hyperlynx仿真软件对SPI接口电路中关键的时钟信号进行了信号完整性仿真,通过在时钟信号串联280Ω电阻,有效提高了时钟信号的幅值,解决了低温下读数据错误的问题。 展开更多
关键词 信号完整性 SPI接口 Hyperlynx仿真
在线阅读 下载PDF
基于FPGA的芯片功率温度多通道动态监测设计研究
3
作者 徐昊 陈梦倩 +2 位作者 孟智超 冯慧玲 王敦 《电子质量》 2025年第8期30-35,共6页
随着半导体产业的快速发展,芯片测试需求持续增长。芯片集成度与功率不断提升,对老炼测试的可靠性与精度提出了更严苛的要求。现有多数通用高温老化箱存在测试功能单一、温度偏差大等问题,已难以满足当前复杂功能芯片的测试需求。基于... 随着半导体产业的快速发展,芯片测试需求持续增长。芯片集成度与功率不断提升,对老炼测试的可靠性与精度提出了更严苛的要求。现有多数通用高温老化箱存在测试功能单一、温度偏差大等问题,已难以满足当前复杂功能芯片的测试需求。基于现场可编程逻辑门阵列(FPGA)芯片,通过模拟实际芯片老练测试场景,设计多通道动态驱动板,重点研究不同环境温度下芯片功率与壳温的变化规律。通过大量功率-温度动态数据的收集与分析,揭示了功率-温度分布规律,并发现烘箱内温度分布受电路总功率影响显著,且异常工况下存在芯片过热导致PN结击穿的风险,为功率-温度动态监测驱动板设计及老炼测试方法提供了参考依据。 展开更多
关键词 芯片测试 老炼试验 驱动板设计 现场可编程逻辑门阵列 功率 温度
在线阅读 下载PDF
一种皮秒级时序相位调整通用算法的设计
4
作者 张少伟 刘玉娇 +1 位作者 高文 丁荣伟 《飞控与探测》 2025年第4期51-58,共8页
针对多通道高速串行信号因时序延迟不一致导致的同步采集乱码问题,提出一种皮秒级时序相位调整通用算法。该算法利用FPGA内部延时单元实现皮秒级延时对齐,并通过多级延时单元级联扩展延时范围;结合布局布线约束,确保级联延时模块在物理... 针对多通道高速串行信号因时序延迟不一致导致的同步采集乱码问题,提出一种皮秒级时序相位调整通用算法。该算法利用FPGA内部延时单元实现皮秒级延时对齐,并通过多级延时单元级联扩展延时范围;结合布局布线约束,确保级联延时模块在物理空间上紧密排列,从而实现ns范围内的ps级精度延时。此外,通过调整FPGA采样时钟相位以匹配信号脉宽,在自适应字对齐算法的基础上,实现了多通道高速串行信号的正确采样。最后,通过应用实例验证了算法的有效性,结果表明,该算法在多通道高速串行信号采集中具有显著的工程应用价值。 展开更多
关键词 时序对齐 延时模块 多通道LVDS 字对齐 FPGA
在线阅读 下载PDF
长续航双电池冗余电路在加固笔记本中的应用
5
作者 周绍祥 黄炳依 +2 位作者 江桂东 曾敏华 林诗美 《自动化应用》 2025年第18期184-188,共5页
设计了双电池冗余的电路,并利用两个同型号的锂电池和切换管理电路模块,解决了X86平台的加固笔记本因功耗大续航短的问题。首先,该方案通过引入双电池供电的策略使加固笔记本可以长续航,并提高产品可靠性。然后,该方案可在不改变电池形... 设计了双电池冗余的电路,并利用两个同型号的锂电池和切换管理电路模块,解决了X86平台的加固笔记本因功耗大续航短的问题。首先,该方案通过引入双电池供电的策略使加固笔记本可以长续航,并提高产品可靠性。然后,该方案可在不改变电池形状和容量的情况下,使加固笔记本兼容现有设计,快速消耗现有电池库存,而不需要引进更大容量或新型号的电池库存,实现降本增效的作用。最后,在使用双电池冗余设计的加固笔记本时,可以比常规单电池作业的加固笔记本拥有更长的户外作业时间。 展开更多
关键词 双电池 长续航 X86平台 降本增效
在线阅读 下载PDF
一种用于减少T门数量的Clifford+T电路简化算法
6
作者 卜登立 《北部湾大学学报》 2025年第2期13-22,共10页
T门数量是常用评价Clifford+T电路的成本指标。为减少由混合极性多控制Toffoli(MPMCT)电路转换所得Clifford+T电路的T门数量,设计了一种使用量子电路恒等式化简Clifford+T电路的算法。使用电路验证所设计的化简算法,结果表明:化简算法... T门数量是常用评价Clifford+T电路的成本指标。为减少由混合极性多控制Toffoli(MPMCT)电路转换所得Clifford+T电路的T门数量,设计了一种使用量子电路恒等式化简Clifford+T电路的算法。使用电路验证所设计的化简算法,结果表明:化简算法能够将由MPMCT电路转换所得Clifford+T电路的T门数量平均减少14.32%,同时将T门深度平均降低4.27%。 展开更多
关键词 可逆电路 量子电路 Clifford+T电路 T门
在线阅读 下载PDF
基于PPO算法的逻辑综合序列优化通用框架设计
7
作者 王梦可 杨朝晖 +1 位作者 查晓婧 夏银水 《宁波大学学报(理工版)》 2025年第2期78-85,共8页
逻辑综合通常采用启发式方法将逻辑优化算法组成为序列进行电路性能优化,而启发式方法难以根据电路和优化目标的差异进行序列自动化调节,影响了电路优化质量.为了在集成电路设计中提升序列的自适应生成能力,将序列优化问题建模为马尔可... 逻辑综合通常采用启发式方法将逻辑优化算法组成为序列进行电路性能优化,而启发式方法难以根据电路和优化目标的差异进行序列自动化调节,影响了电路优化质量.为了在集成电路设计中提升序列的自适应生成能力,将序列优化问题建模为马尔可夫决策过程,提出一种面向多种逻辑表示的强化学习框架,利用近端策略优化(Proximal Policy Optimization,PPO)指导智能体来探索序列优化空间,改善其生成序列的泛化能力.并将EPFL基准电路转变为与-非图(And-Inverter Graph,AIG)和异或多数图(Xor-MajorityGraph,XMG)形式,分别经由所提出的框架进行实验,AIG形式下本文方法与DRiLLS和BOiLS方法相比分别有18.66百分点和27.67百分点的性能提升;XMG形式下则可提升原始电路性能约37.34%.实验结果表明,由本文方法生成的算法序列对电路性能有较大改进. 展开更多
关键词 逻辑综合 序列优化 强化学习 近端策略优化
在线阅读 下载PDF
VHDL在数字集成电路设计中的应用 被引量：11
8
作者 韩进 程勇 齐现英 《山东科技大学学报（自然科学版）》 CAS 2003年第4期74-77,共4页
概述了数字集成电路设计的发展趋势;分析了VHDL的特点;结合实例介绍了VHDL在数字集 成电路设计中的应用方法。
关键词 VHDL 数字集成电路 电路设计 硬件描述语言 现场可编程门阵列 FPGA 现场可编程逻辑器件 FPLD
在线阅读 下载PDF
宽带数字单边带下变频器 被引量：8
9
作者 项英 朱人杰 +2 位作者 GinoTuccari 张秀忠 舒逢春 《电子学报》 EI CAS CSCD 北大核心 2006年第11期1978-1980,共3页
数字单边带下变频器是软件无线电中不可缺少的组成部分,也是射电观测中,数据采集设备的重要组成部分,由于该模块紧接高速A/D采样器之后,所以对其运算处理能力有很高的要求.本文提出了实现宽带数字单边带下变频器的一种可行方案———并... 数字单边带下变频器是软件无线电中不可缺少的组成部分,也是射电观测中,数据采集设备的重要组成部分,由于该模块紧接高速A/D采样器之后,所以对其运算处理能力有很高的要求.本文提出了实现宽带数字单边带下变频器的一种可行方案———并行处理,可以从根本上解决数字信号处理的瓶颈效应. 展开更多
关键词 数字下变频 单边带 宽带
在线阅读 下载PDF
基于FPGA的高精度光电编码器接口电路的设计 被引量：8
10
作者 马永杰 董秀娟 王轲 《西北师范大学学报（自然科学版）》 CAS 北大核心 2011年第4期43-47,共5页
为了提高光电编码器测量的精度,在FPGA内利用VHDL语言,采用自顶向下的设计方法,设计了一种高精度的光电编码器接口电路,实现了鉴相、四倍频、计数、锁存并通过UART发送到PC机终端显示等功能.通过在QuartusⅡ下进行软件仿真和在Altera公... 为了提高光电编码器测量的精度,在FPGA内利用VHDL语言,采用自顶向下的设计方法,设计了一种高精度的光电编码器接口电路,实现了鉴相、四倍频、计数、锁存并通过UART发送到PC机终端显示等功能.通过在QuartusⅡ下进行软件仿真和在Altera公司CycloneⅣ系列EP1C12Q240C8芯片上进行硬件测试,结果表明,该方案实现的光电编码器的角位移测量精度可以提高8倍. 展开更多
关键词 光电编码器 FPGA VHDL语言 接口电路
在线阅读 下载PDF
FPGA动态可重构数字电路容错系统的研究 被引量：19
11
作者 朱明程 温粤 《东南大学学报（自然科学版）》 EI CAS CSCD 2000年第4期138-142,共5页
在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容... 在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容错系统设计的新方法 ,和传统的容错系统相比 ,不仅大大节省硬件资源的开销 ,且自适应能力强 。 展开更多
关键词 FPGA 动态可重构 数字电路 容错系统
在线阅读 下载PDF
基于混合多值离散粒子群优化的混合极性Reed-Muller最小化算法 被引量：11
12
作者 卜登立 江建慧 《电子与信息学报》 EI CSCD 北大核心 2013年第2期361-367,共7页
针对布尔函数系统的混合极性Reed-Muller(Mixed-Polarity Reed-Muller,MPRM)最小化问题,该文提出了一种混合多值离散粒子群优化算法。为解决多样性损失,改善优化结果,兼顾算法的效率和精度,算法采用多群协同优化方法,并提出了概率变异... 针对布尔函数系统的混合极性Reed-Muller(Mixed-Polarity Reed-Muller,MPRM)最小化问题,该文提出了一种混合多值离散粒子群优化算法。为解决多样性损失,改善优化结果,兼顾算法的效率和精度,算法采用多群协同优化方法,并提出了概率变异更新、没有重复的更新以及群间重复最优变异3种更新和变异策略。实验结果表明,和模拟退火遗传算法相比,所构造算法能够在获得基本相同优化结果的同时,提高MPRM最小化的时间效率。 展开更多
关键词 数字电路 布尔函数系统 混合极性Reed—Muller 多值离散粒子群优化 多群 更新和变异策略
在线阅读 下载PDF
电路行为仿真编辑器的设计与实现 被引量：4
13
作者 陈定君 郭晓东 +1 位作者 徐征 刘积仁 《计算机研究与发展》 EI CSCD 北大核心 1999年第7期882-887,共6页
为了给嵌入式软件开发者提供了一个调试与测试嵌入式软件运行情况的软运行环境，我们开发了一种电路行为仿真编辑器．它除了提供电路图设计功能外，还自动寻找并尽可能生成电路最优ＥＨＤＬ语言描述源程序，从而得到较好的仿真电路．文... 为了给嵌入式软件开发者提供了一个调试与测试嵌入式软件运行情况的软运行环境，我们开发了一种电路行为仿真编辑器．它除了提供电路图设计功能外，还自动寻找并尽可能生成电路最优ＥＨＤＬ语言描述源程序，从而得到较好的仿真电路．文中主要介绍了电路行为仿真编辑器系统设计的基本思想，包括电路高层次仿真模型及仿真算法的基本思想、系统功能模块划分、遗传优化机制等，同时介绍了系统采用的主要实现技术遗传程序搜索的初步实现方案． 展开更多
关键词 数字电路 电路行为编辑器 嵌入式软件 仿真
在线阅读 下载PDF
1553B总线协议IP核设计与实现 被引量：9
14
作者 周密 金惠华 +1 位作者 尚利宏 李化云 《电子器件》 CAS 2007年第1期334-338,共5页
介绍了自主知识产权的1553B总线IP核的系统结构、实现方法与容错设计.IP核使用Verilog语言设计,可在10万等效门以上的现场可编程逻辑芯片上实现.其他自行研制的1553B解决方案均建立在嵌入式处理器或DSP基础上,其协议芯片仅完成数据链路... 介绍了自主知识产权的1553B总线IP核的系统结构、实现方法与容错设计.IP核使用Verilog语言设计,可在10万等效门以上的现场可编程逻辑芯片上实现.其他自行研制的1553B解决方案均建立在嵌入式处理器或DSP基础上,其协议芯片仅完成数据链路层功能.本IP核不但可进行数据链路层操作,而且一经配置即可完成大部分传输层工作,并具备内建自检测能力.在实验系统中可无缝替换Aeroflex/UTMC的UT1553BBCRTM商用芯片. 展开更多
关键词 1553B总线 IP核 容错FPGA
在线阅读 下载PDF
基于不相交项并行列表技术的FPRM实现 被引量：6
15
作者 王玉花 王伦耀 夏银水 《电子与信息学报》 EI CSCD 北大核心 2014年第9期2258-2264,共7页
针对传统列表技术在逻辑函数从AND/OR形式转化成固定极性Reed-Muller(FPRM)过程中只能处理小规模电路的不足,该文提出一种基于不相交乘积项的并行列表技术。该技术能有效避免转化算法因逻辑函数输入变量增加引起最小项数量激增而导致效... 针对传统列表技术在逻辑函数从AND/OR形式转化成固定极性Reed-Muller(FPRM)过程中只能处理小规模电路的不足,该文提出一种基于不相交乘积项的并行列表技术。该技术能有效避免转化算法因逻辑函数输入变量增加引起最小项数量激增而导致效率低下甚至无法工作这种情况。另外,不同于已发表的用于实现大电路的转化算法,待处理的电路结构对该方法的性能影响很小。提出的算法用C语言编程实现,并用MCNC标准电路进行测试。实验结果表明所提算法可以对更大规模电路实现快速FPRM转换,并且算法速度对电路输入个数不敏感,但与待处理逻辑函数的不相交乘积项的数量有关。 展开更多
关键词 数字电路 Reed-Muller(RM)逻辑 固定极性 并行列表技术 逻辑优化
在线阅读 下载PDF
基于Pareto支配的MPRM电路面积与可靠性优化 被引量：9
16
作者 卜登立 江建慧 《电子学报》 EI CAS CSCD 北大核心 2016年第11期2653-2659,共7页
针对MPRM(Mixed-Polarity Reed-Muller)电路的面积与可靠性折中优化问题,在逻辑级建立面积估算模型以及电路SER(Soft Error Rate)解析评价模型,并采用Pareto支配概念对MPRM电路进行面积与可靠性多目标优化.通过对MPRM电路的XOR部分进行... 针对MPRM(Mixed-Polarity Reed-Muller)电路的面积与可靠性折中优化问题,在逻辑级建立面积估算模型以及电路SER(Soft Error Rate)解析评价模型,并采用Pareto支配概念对MPRM电路进行面积与可靠性多目标优化.通过对MPRM电路的XOR部分进行树形异或门分解,并考虑多个输出之间异或门的共享,建立面积估算模型.采用信号概率和故障传播方法,并考虑电路中的逻辑屏蔽因素以及信号相关性,建立电路SER解析评价模型.根据所提出的面积和SER评价模型,采用极性向量的格雷码序穷举搜索MPRM的极性空间得到MPRM电路面积与可靠性的Pareto最优解集,并使用效率因子技术指标选取最终解.MCNC基准电路的实验结果表明,与面积最小MPRM电路相比,所选取的MPRM电路可以在较小面积开销的前提下获得较高电路可靠性. 展开更多
关键词 MPRM电路 可靠性优化 面积优化 SER解析评价模型 PARETO支配 多目标优化
在线阅读 下载PDF
基于后驱动技术的故障注入方法研究 被引量：8
17
作者 李璇君 辛季龄 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2001年第6期858-862,共5页
作为评价数字电路系统 (例如 :航空电子综合系统 /发动机数控系统 )内建自测试 (builtintest—BIT)的有效手段 ,故障注入技术成为当前评价数字系统可靠性的关键技术之一 .在综合分析当前各种数字电路的硬件注入方法的基础上 ,特别是在... 作为评价数字电路系统 (例如 :航空电子综合系统 /发动机数控系统 )内建自测试 (builtintest—BIT)的有效手段 ,故障注入技术成为当前评价数字系统可靠性的关键技术之一 .在综合分析当前各种数字电路的硬件注入方法的基础上 ,特别是在总结自行研制的故障注入系统的基础上 ,提出一种方便、灵活既适用于具有BIT功能数字电路系统的研制阶段 ,又适宜于正式产品例行检测的故障注入方法———基于后驱动技术的故障注入 .为避免后驱动技术有可能对元器件造成损害 ,参考英国军方后驱动安全容限标准 ,设计出安全、可靠的后驱动故障注入实现电路及系统 . 展开更多
关键词 数字电路 内建自测试 故障注入 后驱动 航空电子系统 BIT
在线阅读 下载PDF
异步集成电路C标准单元的设计与实现 被引量：4
18
作者 龚锐 王蕾 +1 位作者 戴葵 王志英 《微电子学与计算机》 CSCD 北大核心 2005年第1期144-147,151,共5页
目前异步集成电路设计所面临的主要问题之一是缺乏基于标准单元的设计流程,几乎所有的异步设计都是基于全定制设计技术。要实现基于标准单元的设计流程,首先要提供异步标准单元。本文提出了一种异步标准单元的设计流程,设计实现了两种... 目前异步集成电路设计所面临的主要问题之一是缺乏基于标准单元的设计流程,几乎所有的异步设计都是基于全定制设计技术。要实现基于标准单元的设计流程,首先要提供异步标准单元。本文提出了一种异步标准单元的设计流程,设计实现了两种兼容已有标准单元库标准的异步集成电路C单元,并对其进行了性能优化。最后给出了两种C标准单元的SPICE模拟分析结果。 展开更多
关键词 异步集成电路设计 标准单元 设计流程 C单元
在线阅读 下载PDF
LED亮度调节中的人眼感受非线性校正 被引量：4
19
作者 琚新刚 勾占锋 孙华 《郑州大学学报（工学版）》 CAS 北大核心 2012年第5期138-140,共3页
在PWM数字调光方式中,人眼对LED灯具亮度(光通量)线性变化的感受是非线性的.为了对这种非线性感受进行校正,需要对光通量进行补偿.由于光通量和PWM占空比成严格线性关系,故根据光通量和人眼亮度感受的反非线性特性,得到人眼线性亮度感... 在PWM数字调光方式中,人眼对LED灯具亮度(光通量)线性变化的感受是非线性的.为了对这种非线性感受进行校正,需要对光通量进行补偿.由于光通量和PWM占空比成严格线性关系,故根据光通量和人眼亮度感受的反非线性特性,得到人眼线性亮度感受需要的非线性变化PWM占空比即可.系统采取查找表方式,利用Quartus II平台的参数可设置宏模块,在存储器中预存按反非线性特性计算好的占空比数值,实现光通量补偿.测试显示,系统达到了校正目的. 展开更多
关键词 亮度感受 非线性校正 占空比 LPM_ROM模块
在线阅读 下载PDF
基于dsPIC30F2020的全数字式恒流源研制 被引量：6
20
作者 刘仕钊 李声晋 卢刚 《测控技术》 CSCD 北大核心 2009年第8期65-68,共4页
数字式开关电源是目前研究的一个热点。介绍一款以dsPIC30F2020数字信号处理器为核心、Boost电路作为主电路、采用积分分离PID控制算法的全数字式恒流源的研制过程,并给出了该恒流源的硬件电路设计、软件控制流程图和实验结果。实验结... 数字式开关电源是目前研究的一个热点。介绍一款以dsPIC30F2020数字信号处理器为核心、Boost电路作为主电路、采用积分分离PID控制算法的全数字式恒流源的研制过程,并给出了该恒流源的硬件电路设计、软件控制流程图和实验结果。实验结果证明,该设计达到了设计要求。 展开更多
关键词 数字控制 恒流源 BOOST电路 积分分离PID
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 23 下一页 到第 页
使用帮助 返回顶部