期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到999篇文章
< 1 2 … 50 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
面向加速粒子输运随机模拟的概率可调真随机数生成器
1
作者 傅思清 黎铁军 +4 位作者 吴利舟 张春元 马胜 张建民 任睿轩 《国防科技大学学报》 北大核心 2025年第6期36-45,共10页
粒子输运问题的随机模拟在传统冯·诺依曼架构上面临随机事件分支和不规则访存带来的挑战,其根源在于随机算法与确定性硬件之间的不匹配。为此,设计了一种基于自旋和铁电器件的概率可调真随机数生成器。基于自旋器件的物理随机性,... 粒子输运问题的随机模拟在传统冯·诺依曼架构上面临随机事件分支和不规则访存带来的挑战,其根源在于随机算法与确定性硬件之间的不匹配。为此,设计了一种基于自旋和铁电器件的概率可调真随机数生成器。基于自旋器件的物理随机性,为架构提供物理随机源,并通过优化的控制逻辑和写入机制提高随机比特吞吐率;基于铁电器件的忆阻特性,设计了可编程和具有非易失连续存储权重的概率可调突触。实验表明,该设计求解示例输运问题时性能相比通用处理器提高171~1028倍。进一步地,相较现有的基于自旋转移矩磁隧道结的真随机数生成器,其不仅唯一具有生成可调概率随机采样的能力,且产生均匀分布随机序列时吞吐率达到303 Mbit/s,具有更高的随机比特吞吐率。 展开更多
关键词 粒子输运 磁隧道结 铁电隧道结 真随机数生成器 概率计算
在线阅读 下载PDF
可重构铁电数据选择器设计及在映射中的应用
2
作者 吴乾火 王伦耀 +2 位作者 查晓婧 储著飞 夏银水 《电子与信息学报》 北大核心 2025年第9期3321-3332,共12页
目前以铁电晶体管(FeFET)为基础的存算一体逻辑电路的映射以阵列为主,该文提出一种以铁电晶体管-数据选择器(FeFET-MUX)为基本电路单元存算一体逻辑电路的实现方法。该方法主要包含两方面内容:(1)提出一种可重构的Fe FET-MUX电路,该电... 目前以铁电晶体管(FeFET)为基础的存算一体逻辑电路的映射以阵列为主,该文提出一种以铁电晶体管-数据选择器(FeFET-MUX)为基本电路单元存算一体逻辑电路的实现方法。该方法主要包含两方面内容:(1)提出一种可重构的Fe FET-MUX电路,该电路具有结构共享和数据输入端可扩展的特点。(2)提出适合该Fe FET-MUX映射的逻辑函数分割方法,通过将待实现的逻辑函数表示成二元决策图(BDD),然后将BDD分割成适合FeFETMUX映射的子BDD集合,最后完成逻辑函数用FeFET-MUX的映射。该文所提FeFET-MUX电路的逻辑功能用已有的FeFET模型进行仿真验证,用于映射的BDD分割算法用C++实现。实验结果表明,相比于传统的非结构共享二选一FeFET-MUX电路的映射结果,采用所提结构共享FeFET-MUX电路结合BDD分割算法,FeFET的使用数量平均可以减少79.9%。 展开更多
关键词 逻辑电路映射 存算一体 铁电晶体管电路 数据选择器 二元决策图分割
在线阅读 下载PDF
基于FPGA的芯片功率温度多通道动态监测设计研究 被引量：1
3
作者 徐昊 陈梦倩 +2 位作者 孟智超 冯慧玲 王敦 《电子质量》 2025年第8期30-35,共6页
随着半导体产业的快速发展,芯片测试需求持续增长。芯片集成度与功率不断提升,对老炼测试的可靠性与精度提出了更严苛的要求。现有多数通用高温老化箱存在测试功能单一、温度偏差大等问题,已难以满足当前复杂功能芯片的测试需求。基于... 随着半导体产业的快速发展,芯片测试需求持续增长。芯片集成度与功率不断提升,对老炼测试的可靠性与精度提出了更严苛的要求。现有多数通用高温老化箱存在测试功能单一、温度偏差大等问题,已难以满足当前复杂功能芯片的测试需求。基于现场可编程逻辑门阵列(FPGA)芯片,通过模拟实际芯片老练测试场景,设计多通道动态驱动板,重点研究不同环境温度下芯片功率与壳温的变化规律。通过大量功率-温度动态数据的收集与分析,揭示了功率-温度分布规律,并发现烘箱内温度分布受电路总功率影响显著,且异常工况下存在芯片过热导致PN结击穿的风险,为功率-温度动态监测驱动板设计及老炼测试方法提供了参考依据。 展开更多
关键词 芯片测试 老炼试验 驱动板设计 现场可编程逻辑门阵列 功率 温度
在线阅读 下载PDF
持续集成测试优化中的自适应动态划分机制研究
4
作者 王源焕 杨羊 郭亮 《软件工程》 2025年第12期65-71,共7页
在持续集成环境下,针对大多数测试用例的优先排序方法难以有效选择和利用历史信息的问题,提出了一种基于历史信息的自适应动态划分机制(ADPM)。首先,该机制为测试用例分配若干动态信息块,并根据测试用例潜在失效影响动态划分历史信息,... 在持续集成环境下,针对大多数测试用例的优先排序方法难以有效选择和利用历史信息的问题,提出了一种基于历史信息的自适应动态划分机制(ADPM)。首先,该机制为测试用例分配若干动态信息块,并根据测试用例潜在失效影响动态划分历史信息,实现测试用例潜在失效能力的度量,并以此生成历史信息动态特征;其次,结合轻量级深度学习框架预测测试用例优先级,调整测试用例执行顺序。为验证ADPM方法的有效性,在3个工业数据集上进行了实验,采用归一化平均故障检测百分比(NAPFD)作为主要评价指标。实验结果表明,使用ADPM后,测试用例序列的NAPFD较使用固定长度历史信息平均增长了10个百分点。 展开更多
关键词 持续集成 回归测试 测试用例优先排序 历史信息选择 深度学习
在线阅读 下载PDF
一种数字预失真和峰均比削峰法联合优化方法研究
5
作者 高浩楠 张涛 李聪颖 《计算机测量与控制》 2025年第2期278-285,共8页
现代信息通信技术飞速发展,单一数字预失真技术或峰均比抑制方法无法最大化减少信号的非线性失真,提高发射机能效;通过对数字预失真和峰均比限幅法联合算法的研究,分别优化预失真系统的功率放大器建模和限幅系统的信号处理方式,进一步... 现代信息通信技术飞速发展,单一数字预失真技术或峰均比抑制方法无法最大化减少信号的非线性失真,提高发射机能效;通过对数字预失真和峰均比限幅法联合算法的研究,分别优化预失真系统的功率放大器建模和限幅系统的信号处理方式,进一步提高功率放大器工作效率;对功放行为模型建模引入更多记忆效应特性,经实验测试归一化均方误差可降低19.87 dB;采用阈值分解技术处理输入信号并测试削峰法对信号峰均比的抑制效果,实验结果左边带ACPR值下降19.72 dBc,右边带ACPR下降17.46 dBc,峰均比下降2.54 dB,满足了精确描述信号的记忆效应的要求,降低了功率放大器非线性失真和峰均比。 展开更多
关键词 数字预失真 功率放大器 峰均比 削峰 阈值矢量分解
在线阅读 下载PDF
基于PPO算法的逻辑综合序列优化通用框架设计
6
作者 王梦可 杨朝晖 +1 位作者 查晓婧 夏银水 《宁波大学学报(理工版)》 2025年第2期78-85,共8页
逻辑综合通常采用启发式方法将逻辑优化算法组成为序列进行电路性能优化,而启发式方法难以根据电路和优化目标的差异进行序列自动化调节,影响了电路优化质量.为了在集成电路设计中提升序列的自适应生成能力,将序列优化问题建模为马尔可... 逻辑综合通常采用启发式方法将逻辑优化算法组成为序列进行电路性能优化,而启发式方法难以根据电路和优化目标的差异进行序列自动化调节,影响了电路优化质量.为了在集成电路设计中提升序列的自适应生成能力,将序列优化问题建模为马尔可夫决策过程,提出一种面向多种逻辑表示的强化学习框架,利用近端策略优化(Proximal Policy Optimization,PPO)指导智能体来探索序列优化空间,改善其生成序列的泛化能力.并将EPFL基准电路转变为与-非图(And-Inverter Graph,AIG)和异或多数图(Xor-MajorityGraph,XMG)形式,分别经由所提出的框架进行实验,AIG形式下本文方法与DRiLLS和BOiLS方法相比分别有18.66百分点和27.67百分点的性能提升;XMG形式下则可提升原始电路性能约37.34%.实验结果表明,由本文方法生成的算法序列对电路性能有较大改进. 展开更多
关键词 逻辑综合 序列优化 强化学习 近端策略优化
在线阅读 下载PDF
基于Hyperlynx的SPI时钟信号完整性分析
7
作者 韩琳琳 邹斌阳 《电工技术》 2025年第6期177-178,181,共3页
在某精密光机部件SPI接口电路设计中,因传输环节较多,信号完整性问题不可避免。低温时钟信号幅值低于FLASH芯片门限要求,导致DSP通过SPI接口读取FLASH数据错误。通过理论分析,借助Hyperlynx仿真软件对SPI接口电路中关键的时钟信号进行... 在某精密光机部件SPI接口电路设计中,因传输环节较多,信号完整性问题不可避免。低温时钟信号幅值低于FLASH芯片门限要求,导致DSP通过SPI接口读取FLASH数据错误。通过理论分析,借助Hyperlynx仿真软件对SPI接口电路中关键的时钟信号进行了信号完整性仿真,通过在时钟信号串联280Ω电阻,有效提高了时钟信号的幅值,解决了低温下读数据错误的问题。 展开更多
关键词 信号完整性 SPI接口 Hyperlynx仿真
在线阅读 下载PDF
机载PLD大规模组合逻辑反求装置的研制
8
作者 张子明 许劭晟 +3 位作者 周勇军 李珊珊 李金猛 张小辉 《测控技术》 2019年第8期78-83,共6页
为了解决目前无法以人工手段求解航空电子产品中可编程逻辑器件(PLD)大规模输出与输入的组合逻辑关系、影响航空产品维修这一问题,以FPGA为控制器开发用于遍历输入并读取相应输出的可操作不同机载PLD器件的硬件,并运用广义的动态规划方... 为了解决目前无法以人工手段求解航空电子产品中可编程逻辑器件(PLD)大规模输出与输入的组合逻辑关系、影响航空产品维修这一问题,以FPGA为控制器开发用于遍历输入并读取相应输出的可操作不同机载PLD器件的硬件,并运用广义的动态规划方法设计逻辑反求算法,通过排除无关数据、查找顶层逻辑树、进行递归层层简化合并,从大数据中提取逻辑范式,研制了一款可以自动求解机载(PLD)大规模组合逻辑关系的反求装置。实验结果表明,本装置操作简单灵活,可以针对多种机载PLD器件,在较短的时间内准确求解大规模组合逻辑关系,所做研究对航空电子产品的电路原理分析与对电路板的深修有重要指导意义。 展开更多
关键词 组合逻辑 遍历 数据反求 动态规划 大数据 航空修理
在线阅读 下载PDF
递归子程序的依赖性分析及其应用 被引量：12
9
作者 徐宝文 张挺 陈振强 《计算机学报》 EI CSCD 北大核心 2001年第11期1178-1184,共7页
程序依赖性是一种重要的程序分析、理解与维护方法 ,广泛应用于软件工程及软件逆向工程的各个方面 ,但递归子程序间的依赖分析一直是依赖性分析中的难点 .为此 ,该文提出了一种新的递归子程序间的依赖性分析方法 ,它首先分析子程序内部... 程序依赖性是一种重要的程序分析、理解与维护方法 ,广泛应用于软件工程及软件逆向工程的各个方面 ,但递归子程序间的依赖分析一直是依赖性分析中的难点 .为此 ,该文提出了一种新的递归子程序间的依赖性分析方法 ,它首先分析子程序内部的各种依赖关系 ;然后 ,结合子程序调用图分析子程序参数间的依赖关系 ;最后 ,通过模拟递归子程序的执行过程来分析它们之间的依赖关系 .利用该文提供的方法可得到比较精确的递归子程序间的依赖关系 . 展开更多
关键词 程序分析 递归子程序 程序依赖性 软件工程 软件逆向工程
在线阅读 下载PDF
基于多目标自适应遗传算法的逻辑电路门级进化方法 被引量：10
10
作者 赵曙光 王宇平 +1 位作者 杨万海 焦李成 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2004年第4期402-406,共5页
提出一种改进的遗传算法 ,通过网表级编码、多目标评估和遗传参数自适应等措施 ,可依据多个设计目标 ,以较少的运算量自动生成和优化逻辑电路 在数字乘法器、偶校验器等进化设计实验中 。
关键词 电路进化设计 门级进化 自适应遗传算法 多目标进化 可进化硬件 逻辑电路
在线阅读 下载PDF
一种应用于TDC的低抖动延迟锁相环电路设计 被引量：7
11
作者 吴金 张有志 +2 位作者 赵荣琦 李超 郑丽霞 《电子学报》 EI CAS CSCD 北大核心 2017年第2期452-458,共7页
本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS... 本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz-200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰-峰值抖动最大为85.3ps,均方根抖动最大为9.44ps,可满足亚纳秒级时间分辨的TDC应用需求. 展开更多
关键词 延迟锁相环 时间数字转换器 静态相位误差 宽动态范围 时钟抖动
在线阅读 下载PDF
ARM+FPGA控制的LED脱机屏系统设计 被引量：14
12
作者 尹柱霞 郑喜凤 于洪涛 《液晶与显示》 CAS CSCD 北大核心 2010年第2期262-267,共6页
采用基于ARM核的新一代32位嵌入式RISC微处理器S3C2410和FPGA组成控制中心,与上位机通过以太网进行通信。该系统可支持256灰度级全彩LED屏的文字、图片和动画显示,同时可以根据需要存储更多的显示内容,并能较快地传输图片数据。ARM控制... 采用基于ARM核的新一代32位嵌入式RISC微处理器S3C2410和FPGA组成控制中心,与上位机通过以太网进行通信。该系统可支持256灰度级全彩LED屏的文字、图片和动画显示,同时可以根据需要存储更多的显示内容,并能较快地传输图片数据。ARM控制数据的下载、存储和发送,FPGA实现数据的接受、缓存和扫描显示。ARM和FPGA之间数据通信采用了ARM内置的LCD接口,实现了数据的并行传输,使传输速率达到客观的效果,且最大可显示1024×1024分辨率大小的图片。目前系统可显示256×256分辨率大小的图像,为了提高系统灵活性,提高应用性,在FPGA部分图片被分成了128×64大小的8个图像小块,可通过外部跳针选择,整个系统具有较强稳定性和通用性。 展开更多
关键词 LED脱机屏 ARM S3C2410 FPGA LCD接口
在线阅读 下载PDF
VHDL在数字集成电路设计中的应用 被引量：11
13
作者 韩进 程勇 齐现英 《山东科技大学学报（自然科学版）》 CAS 2003年第4期74-77,共4页
概述了数字集成电路设计的发展趋势;分析了VHDL的特点;结合实例介绍了VHDL在数字集 成电路设计中的应用方法。
关键词 VHDL 数字集成电路 电路设计 硬件描述语言 现场可编程门阵列 FPGA 现场可编程逻辑器件 FPLD
在线阅读 下载PDF
基于单片机的复杂可编程逻辑器件快速配置方法 被引量：12
14
作者 刘晓明 王军 谢明钦 《电子技术应用》 北大核心 2002年第10期9-11,共3页
介绍基于SRAM的可重配置CPLD的原理,通过对多种串行配置的比较,提出了由单片机和FLASH存储器组成的串行配置方式,并从系统复杂度、可靠性和经济性等方面进行了比较和分析。
关键词 单片机 复杂可编辑逻辑器件 静态随机存储器 被动串行 CPLD SRAM FLASH存储器 配置方法
在线阅读 下载PDF
宽带数字单边带下变频器 被引量：8
15
作者 项英 朱人杰 +2 位作者 GinoTuccari 张秀忠 舒逢春 《电子学报》 EI CAS CSCD 北大核心 2006年第11期1978-1980,共3页
数字单边带下变频器是软件无线电中不可缺少的组成部分,也是射电观测中,数据采集设备的重要组成部分,由于该模块紧接高速A/D采样器之后,所以对其运算处理能力有很高的要求.本文提出了实现宽带数字单边带下变频器的一种可行方案———并... 数字单边带下变频器是软件无线电中不可缺少的组成部分,也是射电观测中,数据采集设备的重要组成部分,由于该模块紧接高速A/D采样器之后,所以对其运算处理能力有很高的要求.本文提出了实现宽带数字单边带下变频器的一种可行方案———并行处理,可以从根本上解决数字信号处理的瓶颈效应. 展开更多
关键词 数字下变频 单边带 宽带
在线阅读 下载PDF
断接下查询的缓存处理 被引量：6
16
作者 吴婷婷 章文嵩 周兴铭 《计算机学报》 EI CSCD 北大核心 2003年第10期1393-1399,共7页
移动环境下 ,由于无线网络可靠性低、费用高 ,移动主机本身受电源、资源等方面的限制 ,移动主机经常会主动或被动地处于断接 ,即没有网络连接的状态 .为了提高断接时移动客户对数据的访问能力 ,有效利用移动缓存 ,该文提出断接下基于语... 移动环境下 ,由于无线网络可靠性低、费用高 ,移动主机本身受电源、资源等方面的限制 ,移动主机经常会主动或被动地处于断接 ,即没有网络连接的状态 .为了提高断接时移动客户对数据的访问能力 ,有效利用移动缓存 ,该文提出断接下基于语义缓存的查询处理QPID算法 .该算法的主要思路是先找出缓存中与当前查询相关的缓存项 ,再通过对相关项数据的进一步处理获得缓存中满足查询的结果 .试验表明 ,基于QPID算法的查询处理可以更好地满足断接下客户的查询请求 . 展开更多
关键词 缓存处理 数据访问 数据集合 数据查询 待价查询 数据库 语义缓存 QPID算法
在线阅读 下载PDF
基于FPGA的高精度光电编码器接口电路的设计 被引量：8
17
作者 马永杰 董秀娟 王轲 《西北师范大学学报（自然科学版）》 CAS 北大核心 2011年第4期43-47,共5页
为了提高光电编码器测量的精度,在FPGA内利用VHDL语言,采用自顶向下的设计方法,设计了一种高精度的光电编码器接口电路,实现了鉴相、四倍频、计数、锁存并通过UART发送到PC机终端显示等功能.通过在QuartusⅡ下进行软件仿真和在Altera公... 为了提高光电编码器测量的精度,在FPGA内利用VHDL语言,采用自顶向下的设计方法,设计了一种高精度的光电编码器接口电路,实现了鉴相、四倍频、计数、锁存并通过UART发送到PC机终端显示等功能.通过在QuartusⅡ下进行软件仿真和在Altera公司CycloneⅣ系列EP1C12Q240C8芯片上进行硬件测试,结果表明,该方案实现的光电编码器的角位移测量精度可以提高8倍. 展开更多
关键词 光电编码器 FPGA VHDL语言 接口电路
在线阅读 下载PDF
限幅电压开关理论及三值TTL电路的开关级逻辑设计 被引量：9
18
作者 吴训威 万旭 赵小杰 《计算机学报》 EI CSCD 北大核心 1993年第9期682-691,共10页
本文根据作者对CMOS电路的研究经验,在分析二值与三值TTL反相器工作过程的基础上,讨论了TTL电路中晶体管开关元件与信号之间的相互作用过程,并由此建立了适用于TTL电路的限幅电压开关理论,设计实例表明,该理论不仅可用于指导三值TTL电... 本文根据作者对CMOS电路的研究经验,在分析二值与三值TTL反相器工作过程的基础上,讨论了TTL电路中晶体管开关元件与信号之间的相互作用过程,并由此建立了适用于TTL电路的限幅电压开关理论,设计实例表明,该理论不仅可用于指导三值TTL电路的设计,而且还可用于指导二值TTL电路的设计,由此显示出该理论的实用意义。 展开更多
关键词 逻辑设计 开关理论 TTL电路
在线阅读 下载PDF
FPGA动态可重构数字电路容错系统的研究 被引量：19
19
作者 朱明程 温粤 《东南大学学报（自然科学版）》 EI CAS CSCD 2000年第4期138-142,共5页
在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容... 在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容错系统设计的新方法 ,和传统的容错系统相比 ,不仅大大节省硬件资源的开销 ,且自适应能力强 。 展开更多
关键词 FPGA 动态可重构 数字电路 容错系统
在线阅读 下载PDF
NoC节点编码及路由算法的研究 被引量：5
20
作者 杨晓强 谭耀东 +1 位作者 朱宁洪 韩俊刚 《计算机科学》 CSCD 北大核心 2009年第3期86-89,共4页
NoC的设计和实现受到芯片的面积、功耗、深亚微米效应的限制。将拓扑结构和节点编码相结合,提出一种基于约翰逊码的二维平面编码。该编码隐含了Torus网络拓扑结构以及网络节点之间的连接关系并且有很好的扩展性,能够简化Torus拓扑结构... NoC的设计和实现受到芯片的面积、功耗、深亚微米效应的限制。将拓扑结构和节点编码相结合,提出一种基于约翰逊码的二维平面编码。该编码隐含了Torus网络拓扑结构以及网络节点之间的连接关系并且有很好的扩展性,能够简化Torus拓扑结构上路由算法的实现和降低硬件成本。基于此编码和利用X-Y路由的路由确定性特点,提出改进X-Y路由,在中间节点只需要3或5个逻辑运算,降低路由的计算复杂性和硬件成本。最后,进行了节点结构设计。提出的编码不仅用于NoC的路由方面而且在NoC任务映射方面有重要应用。 展开更多
关键词 片上网络 拓扑结构 节点编码 片上路由
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 50 下一页 到第 页
使用帮助 返回顶部