一级指令缓存缺失导致的大取指延迟是制约现代处理器性能进一步提升的重要瓶颈之一,尤其在大指令踪迹的服务器应用上更是如此。指令预取技术是解决这一问题的关键性技术,它通过提前将要用到的指令块放入上级缓存中,从而达到掩盖高昂访...一级指令缓存缺失导致的大取指延迟是制约现代处理器性能进一步提升的重要瓶颈之一,尤其在大指令踪迹的服务器应用上更是如此。指令预取技术是解决这一问题的关键性技术,它通过提前将要用到的指令块放入上级缓存中,从而达到掩盖高昂访问延迟时间的目的。近年来,研究者们提出了许多指令预取架构来缓解该问题,但由于指令局部性较差,长距离函数调用仍然带来了大量的指令缺失。设计了一种新的指令预取机制,能以较低的硬件开销实现对函数调用目标指令的高覆盖率和高准确率预取。实验表明,优化后的函数调用目标指令缺失率较目前最先进的指令预取器降低约45%,IPC(instruction per cycle)性能比基准线高约11.9%,比目前相似开销的最先进的指令预取器高出约2.9%。展开更多
文摘一级指令缓存缺失导致的大取指延迟是制约现代处理器性能进一步提升的重要瓶颈之一,尤其在大指令踪迹的服务器应用上更是如此。指令预取技术是解决这一问题的关键性技术,它通过提前将要用到的指令块放入上级缓存中,从而达到掩盖高昂访问延迟时间的目的。近年来,研究者们提出了许多指令预取架构来缓解该问题,但由于指令局部性较差,长距离函数调用仍然带来了大量的指令缺失。设计了一种新的指令预取机制,能以较低的硬件开销实现对函数调用目标指令的高覆盖率和高准确率预取。实验表明,优化后的函数调用目标指令缺失率较目前最先进的指令预取器降低约45%,IPC(instruction per cycle)性能比基准线高约11.9%,比目前相似开销的最先进的指令预取器高出约2.9%。
