为满足雷达回波模拟器对时钟同步与同步时间安全性的需求,在现场可编程门阵列(Field Programmable Gate Array,FPGA)上采用精确时间协议(Precision Time Protocol,PTP)与SM4加密算法,实现回波模拟器之间的系统时钟同步,精确时间协议采用...为满足雷达回波模拟器对时钟同步与同步时间安全性的需求,在现场可编程门阵列(Field Programmable Gate Array,FPGA)上采用精确时间协议(Precision Time Protocol,PTP)与SM4加密算法,实现回波模拟器之间的系统时钟同步,精确时间协议采用PTPv2协议版本实现。在FPGA上设计PTP主时钟与从时钟模块,使回波模拟器在组网时可以通过实际需求由软件配置为PTP主时钟或从时钟;PTP主时钟控制引擎采用超时控制机制,防止PTP主时钟在时钟同步的交互过程中由于延迟请求报文异常,导致状态机卡死;时钟偏移的计算采用归一到纳秒的方式,提高时钟偏移的计算精度;采用SystemVerilog语言设计SM4加密算法的加密模块、解密模块,实现对时间戳信息的加密、解密,解决时间戳信息传输的安全性需求;采用“PTP over UDP over IPv4”方式在传输层对PTP协议报文进行封装,实现PTP报文通过以太网进行接收与发送。将时钟同步系统在AMD XC7K325TFFG676 FPGA芯片上进行设计实现,测试结果表明:该时钟同步系统性能稳定,且在直连情况下同步误差均小于500 ns,满足设计指标要求。展开更多
文摘为满足雷达回波模拟器对时钟同步与同步时间安全性的需求,在现场可编程门阵列(Field Programmable Gate Array,FPGA)上采用精确时间协议(Precision Time Protocol,PTP)与SM4加密算法,实现回波模拟器之间的系统时钟同步,精确时间协议采用PTPv2协议版本实现。在FPGA上设计PTP主时钟与从时钟模块,使回波模拟器在组网时可以通过实际需求由软件配置为PTP主时钟或从时钟;PTP主时钟控制引擎采用超时控制机制,防止PTP主时钟在时钟同步的交互过程中由于延迟请求报文异常,导致状态机卡死;时钟偏移的计算采用归一到纳秒的方式,提高时钟偏移的计算精度;采用SystemVerilog语言设计SM4加密算法的加密模块、解密模块,实现对时间戳信息的加密、解密,解决时间戳信息传输的安全性需求;采用“PTP over UDP over IPv4”方式在传输层对PTP协议报文进行封装,实现PTP报文通过以太网进行接收与发送。将时钟同步系统在AMD XC7K325TFFG676 FPGA芯片上进行设计实现,测试结果表明:该时钟同步系统性能稳定,且在直连情况下同步误差均小于500 ns,满足设计指标要求。
