期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
OFDM系统中利用CAZAC序列的时域时频同步方案 被引量:4
1
作者 张力 汪涵 +1 位作者 高丹 王营冠 《现代电子技术》 2013年第5期52-56,62,共6页
针对目前正交频分复用系统时频同步算法中整数频偏估计大多在频域进行从而导致同步模块实现复杂、同步时间较长的问题,提出了一种时域时频同步方案。该方案用CAZAC序列构造了一个具有前后重复结构的训练序列,并用伪随机序列对其中部分... 针对目前正交频分复用系统时频同步算法中整数频偏估计大多在频域进行从而导致同步模块实现复杂、同步时间较长的问题,提出了一种时域时频同步方案。该方案用CAZAC序列构造了一个具有前后重复结构的训练序列,并用伪随机序列对其中部分数据进行加权,利用数据的重复性和伪随机序列的相关性来完成定时同步;然后通过计算训练序列中未被加权的数据块之间的相位差来估计小数频偏,估计结果具有很高的精度;通过分析频偏对CAZAC序列时域相关特性的影响,设计了相应的整数频偏判决函数,在时域完成整数频偏估计,估计范围较大,且实现复杂度低。仿真结果表明,无论是在AWGN信道还是在多径衰落信道下,该方案中定时同步都具有极高的准确率,与已有算法相比,频偏估计性能也有明显的改善。 展开更多
关键词 正交频分复用 定时同步 频偏估计 CAZAC序列 伪随机序列
在线阅读 下载PDF
高性能多标准可配置Viterbi译码器设计与验证 被引量:2
2
作者 戴澜 马东俊 《现代电子技术》 北大核心 2018年第10期10-14,共5页
为了使Viterbi译码器广泛地应用于更多标准中,结合前向回溯译码和滑窗流水技术,同时ACS(Add-CompareSelect)部件通过减规约的操作减少异或延迟,提出一种高性能可配置Viterbi译码器。该译码器支持1 2,1 3,1 4码率,约束长度在5~9之间,生... 为了使Viterbi译码器广泛地应用于更多标准中,结合前向回溯译码和滑窗流水技术,同时ACS(Add-CompareSelect)部件通过减规约的操作减少异或延迟,提出一种高性能可配置Viterbi译码器。该译码器支持1 2,1 3,1 4码率,约束长度在5~9之间,生成多项式任意配置等参数,同时支持GPRS,Wi MAX,IS-95 CDMA,LTE,CDMA 2000等多标准。在对译码器进行设计的基础上,基于UVM验证方法学搭建一种模块级验证平台,完成Viterbi译码器模块级的功能验证,覆盖率达到99.4%。利用Synopsys Design Compiler工具进行综合,面积为0.2 mm2;在28 nm工艺,500 MHz主频下,功耗为38.3 m W,吞吐率为1.06 Gbit/s。结果表明,此译码器具有很好的灵活可配性,在移动终端有很好的应用前景。 展开更多
关键词 VITERBI译码器 滑窗流水技术 多项式任意配置 UVM验证方法学 异或延迟 移动终端
在线阅读 下载PDF
基于FPGA的IRIG-B标准DC code编码器VHDL设计 被引量:2
3
作者 王丽秋 《现代电子技术》 2013年第3期119-121,共3页
为了实现靶场时统终端输出IRIG B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG B标准的DC code信号。经过实践... 为了实现靶场时统终端输出IRIG B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG B标准的DC code信号。经过实践验证,该电路具有实现方法简单、电路稳定性好、精度高的特点,实测同步精度小于1μs。 展开更多
关键词 IRIG—B DC CODE FPGA VHDL
在线阅读 下载PDF
非合作式自主交会对接的自适应鲁棒控制
4
作者 李斌 冯云昊 +1 位作者 王强 杜柳 《现代电子技术》 2011年第17期163-165,168,共4页
研究非合作式自主交会对接的近距离接近问题,以一个翻转卫星的平面追踪问题为例子,用交会对接过程中外界干扰的估计值构造能量函数,根据Lyapunov稳定判据提出一种自适应鲁棒控制率。最后进行的数字仿真验证了该控制率是可行的,并且满足... 研究非合作式自主交会对接的近距离接近问题,以一个翻转卫星的平面追踪问题为例子,用交会对接过程中外界干扰的估计值构造能量函数,根据Lyapunov稳定判据提出一种自适应鲁棒控制率。最后进行的数字仿真验证了该控制率是可行的,并且满足非合作式自主交会对接的高精度和抗干扰的要求。 展开更多
关键词 自主交会对接 非合作目标 LYAPUNOV函数 自适应鲁棒控制
在线阅读 下载PDF
基于FPGA的页快速命中的SDRAM控制器的设计 被引量:2
5
作者 陈瑞斌 唐惠玲 +3 位作者 徐虎 李敏 彭云建 侯红兵 《现代电子技术》 北大核心 2015年第13期63-66,共4页
深入探讨SDRAM的工作原理和工作时序,通过SDRAM三种常用寻址方式的对比,设计一种基于FPGA的页快速命中寻址的16位SDRAM控制器。软件仿真、硬件测试及实物调试结果表明:该控制器能极大地缩短寻址时间,并具有良好的实时性、高效性和模块... 深入探讨SDRAM的工作原理和工作时序,通过SDRAM三种常用寻址方式的对比,设计一种基于FPGA的页快速命中寻址的16位SDRAM控制器。软件仿真、硬件测试及实物调试结果表明:该控制器能极大地缩短寻址时间,并具有良好的实时性、高效性和模块重用性;同时也节省了FPGA的内部资源,缩短了研发周期。 展开更多
关键词 页快速命中 FPGA SDRAM控制器 寻址方式
在线阅读 下载PDF
三维TPC译码器的设计及FPGA实现 被引量:2
6
作者 瞿海惠 张浩 +1 位作者 杨亚光 龙飞 《现代电子技术》 2013年第23期26-29,共4页
Turbo乘积码(TPC)是一种性能优秀的纠错编码方法,它具有译码复杂度低、译码延时小等优点,且在低信噪比下可以获得近似最优的性能。介绍了基于Chase算法的三维TPC软输入软输出(SISO)迭代译码算法,提出了三维TPC译码器硬件设计方案并在FPG... Turbo乘积码(TPC)是一种性能优秀的纠错编码方法,它具有译码复杂度低、译码延时小等优点,且在低信噪比下可以获得近似最优的性能。介绍了基于Chase算法的三维TPC软输入软输出(SISO)迭代译码算法,提出了三维TPC译码器硬件设计方案并在FPGA芯片上进行了仿真和验证。测试结果表明,该译码器具有较高的纠错能力,满足移动通信误码率的要求。 展开更多
关键词 三维TPC CHASE算法 软输入软输出 FPGA实现
在线阅读 下载PDF
刷新机制协同工作的星载存储器设计 被引量:1
7
作者 龚泉铭 姜秀杰 安军社 《现代电子技术》 北大核心 2018年第6期65-69,共5页
为了实现一种适用于航天应用的星载存储方案,给出一个基于FPGA实现的星载简易复接存储器设计。该存储器可以完成航天应用的大容量数据缓存工作。其中前端仲裁部分采用依据数据量大小而设置的不同优先级,保证数据完整地完成复接任务。同... 为了实现一种适用于航天应用的星载存储方案,给出一个基于FPGA实现的星载简易复接存储器设计。该存储器可以完成航天应用的大容量数据缓存工作。其中前端仲裁部分采用依据数据量大小而设置的不同优先级,保证数据完整地完成复接任务。同时,提出一种自刷新和自动刷新协同工作的刷新控制机制和新的地址指针分配方式,使得大容量存储系统的存储数据无误差、无丢失,读写正常有序的数据。经板级验证,该方案整体可以实现的最高存储速率可达1 Gbit/s。 展开更多
关键词 星载存储器 SDRAM 刷新机制 航天应用 FPGA实现 大容量数据缓存
在线阅读 下载PDF
卷积编码及Viterbi解码的FPGA实现及应用 被引量:3
8
作者 何金花 杨金功 《现代电子技术》 2013年第23期30-32,共3页
卷积码在现代无线通信系统中应用十分广泛,Viterbi译码是最常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。
关键词 卷积码 VITERBI译码 误码率 FPGA
在线阅读 下载PDF
低复杂度高围长LDPC二维网格法码字构造
9
作者 章雪婷 陈少平 饶文贵 《现代电子技术》 2014年第23期75-79,共5页
提出了一种基于二维网格法的低密度奇偶校验码(LDPC)构造方法。该方法对斜率集进行更加严格的筛选,利用一组特殊的数列作为斜率子集,该数列中不存在任何三项元素公差相等和任何四项元素公差相等或者成两倍的情况,从而排除线段构成三角... 提出了一种基于二维网格法的低密度奇偶校验码(LDPC)构造方法。该方法对斜率集进行更加严格的筛选,利用一组特殊的数列作为斜率子集,该数列中不存在任何三项元素公差相等和任何四项元素公差相等或者成两倍的情况,从而排除线段构成三角形和四边形的可能,突破原有围长8的限制,得到围长为10的LDPC码字,显著提升了误码性能。采用该方法得到的码字校验矩阵具有准循环特性,能保证较低的编译码复杂度。Matlab仿真结果表明,该码在瀑布区域具有良好的性能,同时具有较好的错误平层特性。 展开更多
关键词 低密度奇偶校验码 二维网格法 码字校验矩阵 斜率集筛选
在线阅读 下载PDF
量子进化组播路由算法
10
作者 高建平 《现代电子技术》 2012年第7期50-52,56,共4页
近年来,时延受限的代价最小组播树问题备受关注。作为全局优化算法,遗传算法(GA)越来越多的用于解决组播路由问题。GA拥有比经典算法更强的搜索能力,但是它容易陷入"早熟",很难得到最优组播树。基于量子计算的机理和特性并结... 近年来,时延受限的代价最小组播树问题备受关注。作为全局优化算法,遗传算法(GA)越来越多的用于解决组播路由问题。GA拥有比经典算法更强的搜索能力,但是它容易陷入"早熟",很难得到最优组播树。基于量子计算的机理和特性并结合进化计算,提出了一种新颖的量子进化组播路由算法(QEA),有效地解决了遗传组播路由算法中的"早熟"问题,并且在每代个体更新中采用量子旋转门策略加速了算法的收敛速度。算法实现简单,控制灵活。仿真结果表明QEA算法性能优于改进的进化算法即克隆多播路由算法(CS)和传统的遗传算法(GA)。 展开更多
关键词 遗传算法 早熟 量子进化算法 组播路由问题
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部