期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到4,680篇文章
< 1 2 … 234 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种前后台结合的Pipelined ADC校准技术
1
作者 薛颜 徐文荣 +2 位作者 于宗光 李琨 李加燊 《半导体技术》 CAS 北大核心 2025年第1期46-54,共9页
针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方... 针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方式,利用PN的统计特性校准增益误差。本校准技术在系统级建模和RTL级电路设计的基础上,实现了现场可编程门阵列(FPGA)验证并成功流片。测试结果显示,在1 GS/s采样速率下,校准精度为14 bit的Pipelined ADC的有效位数从9.30 bit提高到9.99 bit,信噪比提高约4 dB,无杂散动态范围提高9.5 dB,积分非线性(INL)降低约10 LSB。 展开更多
关键词 Pipelined模数转换器(ADC) 电容失配 增益误差 前台校准 后台校准
原文传递
一种被动传输剩余电压的高速SAR ADC
2
作者 李新 王扬 杨森林 《电子元件与材料》 北大核心 2025年第3期278-284,共7页
针对传统二步式逐次逼近型模数转换器(SAR ADC)的余量放大器引起的带宽和失配问题,提出了一种8bit_450MSPs的高速SAR ADC,利用基于被动传输剩余电压的二步式SAR ADC架构。第一级模数转换器(ADC)在信号的粗转换过程中直接无衰减地向第二... 针对传统二步式逐次逼近型模数转换器(SAR ADC)的余量放大器引起的带宽和失配问题,提出了一种8bit_450MSPs的高速SAR ADC,利用基于被动传输剩余电压的二步式SAR ADC架构。第一级模数转换器(ADC)在信号的粗转换过程中直接无衰减地向第二级ADC传输余量信号,避免了余量放大器的使用。节省了传统二步式结构放大剩余量信号造成的时间和功耗的浪费,解决了余量放大器失配造成的带宽失配等问题。利用两个第二级子ADC乒乓工作保证了信号转换过程的连续性。子ADC使用电容分裂式电容整列数模转换器(CDAC)和多比较器结构,进一步提高了转换速率。基于40nm BCD工艺,在1.1V电源电压下实现了450MSPs的采样率、51.8dB的信噪比(SNR)、46.5dB的信噪失真比(SNDR)、59.8dB的无杂散动态范围(SFDR),芯片整体功耗为2.44mW。 展开更多
关键词 逐次逼近型模数转换器 二步式ADC 剩余电压 电容分裂CDAC 动态比较器
在线阅读 下载PDF
一种超高速的8位2.6 GS/s SAR ADC设计
3
作者 任建 许智超 +1 位作者 何炳辉 张昕怡 《电子元件与材料》 北大核心 2025年第5期567-572,共6页
串行器/解串器(SerDes)及现代数据传输对速度的要求逐渐提高。设计了一种应用于高速数据采集的低压模拟前端模/数转换器(ADC)。伪循环展开架构采用多比较器设计,消除了转换周期中的复位动作,无源传输技术通过精确控制两级ADC的电容阵列... 串行器/解串器(SerDes)及现代数据传输对速度的要求逐渐提高。设计了一种应用于高速数据采集的低压模拟前端模/数转换器(ADC)。伪循环展开架构采用多比较器设计,消除了转换周期中的复位动作,无源传输技术通过精确控制两级ADC的电容阵列权重,实现了余量电压的高效传输,从而提升了采样速率。电路基于CMOS 28 nm工艺实现。后仿结果表明,在电源电压0.9 V,吞吐率2.6 GS/s,输入信号幅度0.9 V,输入信号频率7.6172 MHz频率下,该ADC有效位数为7.06 bits,无杂散动态范围为62.70 dB,信噪失真比为44.28 dB。 展开更多
关键词 高速ADC 无源传输技术 伪循环展开 低功耗
在线阅读 下载PDF
一种8位125 MSPS的低功耗流水线模数转换器
4
作者 陈兴国 张翼 +1 位作者 张明 刘海涛 《固体电子学研究与进展》 2025年第4期52-56,共5页
基于0.18μm CMOS工艺设计了一种8位125MSPS的流水线模数转换器(Analog-to-digital converter,ADC)。该电路采用采样保持电路作为ADC前端采样网络,使用改良后的栅压自举开关来提高输入采样线性度。ADC测试结果表明:在3 V电压下,采样率为... 基于0.18μm CMOS工艺设计了一种8位125MSPS的流水线模数转换器(Analog-to-digital converter,ADC)。该电路采用采样保持电路作为ADC前端采样网络,使用改良后的栅压自举开关来提高输入采样线性度。ADC测试结果表明:在3 V电压下,采样率为125 MSPS,输入信号频率为41 MHz时,信噪比为48.71 dB,信噪失真比为48.51 dB,无杂散动态范围为63.09 dBc,功耗为80 mW。 展开更多
关键词 流水线模数转换器 采样保持前端 栅压自举开关
原文传递
高精度流水线逐次逼近混合型模数转换器设计 被引量：1
5
作者 叶茂 白春阳 +1 位作者 郑肖肖 赵毅强 《湖南大学学报(自然科学版)》 北大核心 2025年第2期140-150,共11页
为满足数字X射线系统中光电二极管阵列读出电路对平均性能优越的模数转换器(analog-to-digital converter,ADC)的要求,设计一款高精度流水线逐次逼近混合型模数转换器.采用带有预放大级的增益增强型放大器结构,实现了高能效运放设计.使... 为满足数字X射线系统中光电二极管阵列读出电路对平均性能优越的模数转换器(analog-to-digital converter,ADC)的要求,设计一款高精度流水线逐次逼近混合型模数转换器.采用带有预放大级的增益增强型放大器结构,实现了高能效运放设计.使用最低有效位(least significant bit,LSB)平均抗噪声方法,简化第二级比较器结构,有效降低了系统功耗.运用基于延迟锁相环(delay-locked loop,DLL)反馈环路实现比较器时钟自调节,提高了异步时序鲁棒性.基于0.18µm EPI BCD工艺完成对ADC电路设计、版图绘制和后仿真验证.在5.0 V供电电压、5 MS/s采样率的条件下,有效位数ENOB为15.61 bit,信噪失真比SNDR为95.73 dB,非杂散动态范围SFDR为110.72 dB. 展开更多
关键词 集成电路 模数转换器 LSB平均抗噪声 DLL时钟自调节环路 高能效运放
在线阅读 下载PDF
一种低功耗高精度过采样SAR ADC电路
6
作者 徐宁 姜福玲 +6 位作者 赵俊杰 钟国强 刘照 姜茜 熊波涛 申人升 常玉春 《微电子学》 北大核心 2025年第1期109-113,共5页
介绍了一种采用65 nm CMOS工艺制作的低功耗高精度过采样SAR ADC电路,分析了DAC失配和比较器噪声对ADC性能的影响。该ADC电路采用二阶CIFF无源积分以及失配误差整形技术,使得带内的噪声、谐波显著减小,缓解了CDAC电容阵列失配对ADC性能... 介绍了一种采用65 nm CMOS工艺制作的低功耗高精度过采样SAR ADC电路,分析了DAC失配和比较器噪声对ADC性能的影响。该ADC电路采用二阶CIFF无源积分以及失配误差整形技术,使得带内的噪声、谐波显著减小,缓解了CDAC电容阵列失配对ADC性能的影响。同时,提出了模拟3级预测方案,有效解决了失配误差整形所带来的动态范围损失问题。仿真结果表明,该SAR ADC电路在10 MS/s的采样率下,过采样率为12,实现了87.4dB的SNDR,功耗仅为95μW,从而达到了183.8dB的FoM值。 展开更多
关键词 过采样 失配误差整形 低功耗 噪声整形
原文传递
一种超高速A/D转换器单粒子效应试验系统设计
7
作者 温显超 魏亚峰 +5 位作者 李婷 俞宙 付东兵 刘杰 郭刚 孙毅 《微电子学》 北大核心 2025年第1期27-33,共7页
超高速模/数转换器(ADC)是相控阵雷达和数字多模接收机等信号处理单元的关键元器件,其随系统在宇宙空间中容易受宇宙射线辐照发生单粒子效应,导致器件性能退化,严重的将导致功能消失。对流水线型ADC单粒子效应机理进行分析研究,提出了... 超高速模/数转换器(ADC)是相控阵雷达和数字多模接收机等信号处理单元的关键元器件,其随系统在宇宙空间中容易受宇宙射线辐照发生单粒子效应,导致器件性能退化,严重的将导致功能消失。对流水线型ADC单粒子效应机理进行分析研究,提出了一种针对超高速模数转换器(≥3 GS/s)的单粒子锁定、翻转和瞬态地面模拟测试方法,利用CER检测原理和高速码值异常处理方法等实现超高速模/数转换器的单粒子效应在线测试系统。在中国原子能研究院串列静电加速器(HI-13)与兰州重离子加速器(HIRFL)上进行试验验证,成功监测到单粒子锁定、翻转以及单粒子瞬态等典型单粒子试效应。最后根据试验数据结合电路结构进行了电路单粒子效应分析,对高速模数转换器集成电路的评估与应用阶段的系统验证具有重要意义。 展开更多
关键词 单粒子效应 HI-13 HIRFL 单粒子锁定 单粒子翻转 单粒子瞬态
原文传递
应用于流水线ADC的无采样保持前端设计
8
作者 刘雅琴 陈兴国 +2 位作者 张明 刘海涛 张翼 《微电子学》 北大核心 2025年第2期235-239,共5页
基于0.35μm CMOS工艺设计了一款无采样保持前端电路。该电路移除了采样保持电路,节省了功耗和面积,并通过栅压自举开关的运用改善了输入采样线性度;调整MDAC和Flash比较器采样网络带宽、新增开关配合时序减小比较器失调的方法减小了流... 基于0.35μm CMOS工艺设计了一款无采样保持前端电路。该电路移除了采样保持电路,节省了功耗和面积,并通过栅压自举开关的运用改善了输入采样线性度;调整MDAC和Flash比较器采样网络带宽、新增开关配合时序减小比较器失调的方法减小了流水线子级的总误差,可以很好地应用于低功耗、高速的流水线ADC中。将设计的无采样保持前端应用于8位100 MS/s流水线型ADC中进行验证。ADC测试结果表明:3 V电压下,采样率为100 MS/s,输入信号频率为70.1 MHz时,信噪比(SNR)为46.65 dB,无杂散动态范围(SFDR)为52.16 dBc,功耗为90mW,证明本设计中的无采样保持前端性能良好。 展开更多
关键词 流水线模数转换器 无采样保持前端 孔径误差 开关电容比较器 低功耗
原文传递
基于超声时差法螺栓应力测量仪的高速信号采集系统设计 被引量：1
9
作者 刘攀 郭亮 李正喆 《电子设计工程》 2025年第8期38-42,47,共6页
基于超声时差法的螺栓应力检测仪具有响应速度快和测量精度高等特点,使其在螺栓应力测量领域得到广泛应用。然而使用该方法检测大尺寸螺栓应力时,超声信号频率高、强度弱、回波时间长,对采集系统提出了更高的要求。该文设计了基于ARM和F... 基于超声时差法的螺栓应力检测仪具有响应速度快和测量精度高等特点,使其在螺栓应力测量领域得到广泛应用。然而使用该方法检测大尺寸螺栓应力时,超声信号频率高、强度弱、回波时间长,对采集系统提出了更高的要求。该文设计了基于ARM和FPGA的双核高速采集系统。FPGA的LVDS接口用于控制高速AD,达到80 MHz的采样频率,借助等效采样原理将采样频率提升到了400 MHz。经测试,系统能以400 MHz的采样频率高精度地还原被测超声信号,孔径时间小于2.5 ns。在该采样频率下能够达到9 MB的存储深度和2.5 ms的存储时间。 展开更多
关键词 超声时差法 螺栓应力测量 高速信号采集系统 FPGA
在线阅读 下载PDF
数模变换量化误差固有特性再讨论
10
作者 陆祖良 杨雁 张钟华 《计测技术》 2025年第5期1-9,共9页
为了在数模转换中准确实现预设相角,一般采用增加转换分辨力的方法,这实质上是在幅值轴方向上进行精细分割以接近原始信号,存在成本高、速度慢、功耗大等不足。针对上述问题,进一步提出在时间轴方向上进行适当分割的方法。为此论述量化... 为了在数模转换中准确实现预设相角,一般采用增加转换分辨力的方法,这实质上是在幅值轴方向上进行精细分割以接近原始信号,存在成本高、速度慢、功耗大等不足。针对上述问题,进一步提出在时间轴方向上进行适当分割的方法。为此论述量化误差包括相角量化误差和幅值量化误差的定义,阐述所研究的量化过程应满足的4个一般性条件,分析量化误差随相角变化而变化的固有特性,并开展模拟实验和真实实验进行验证,结果表明:量化误差呈现周期性分布,误差周期是信号周期的1/N(N为一个信号周期内的采样个数);在误差周期内,量化误差的分布是对称的;相角量化误差的零点具有独立性,这些零点与转换分辨力、信号幅值无关。指出调节N值使这些零点与预设相角相联系具有重要应用价值,有望推动相角标准研制和阻抗电桥技术发展,并扩展高速、低功耗、低成本数模转换器的应用。 展开更多
关键词 量化误差 相角 幅值 数模转换 周期性 对称性 独立性 零点应用
在线阅读 下载PDF
基于机器学习的波形数字化系统通道误差校准
11
作者 焦喜香 韩特 +1 位作者 杨静 郭玉辉 《强激光与粒子束》 北大核心 2025年第7期141-148,共8页
为了提升基于模拟数字转换(ADC)技术的波形数字化读出系统的性能,提出了一种多通道间失配误差估计校准方法。采用两片国产高速ADC组成并行交替采样(TIADC)系统,采用粒子群算法(PSO)结合梯度下降法(GD)来完成系统通道失配误差估计;利用... 为了提升基于模拟数字转换(ADC)技术的波形数字化读出系统的性能,提出了一种多通道间失配误差估计校准方法。采用两片国产高速ADC组成并行交替采样(TIADC)系统,采用粒子群算法(PSO)结合梯度下降法(GD)来完成系统通道失配误差估计;利用滤波器方程组和Kaiser窗截断处理得到补偿校准滤波器系数值。该补偿方法可以直接在以现场可编程门阵列(FPGA)为处理芯片的TIADC硬件平台上实现,达成宽带并行交替采样信号的在线重构。实验结果表明,该算法可以有效实现通道失配误差的补偿校准,在Vivado开发软件平台行为级仿真条件下使无杂散动态范围(SFDR)由32.1 dBFS提升到53.1 dBFS,在硬件系统测试时使SFDR提升到60.8 dBFS,且该信号重构方法易在硬件系统实现,不受通道数目的限制。 展开更多
关键词 波形数字化系统 模拟数字转换 通道误差补偿 并行交替采样 机器学习算法 宽带信号
在线阅读 下载PDF
基于ALTIROC2 ASIC的LGAD读出电子学设计
12
作者 蔡永康 秦家军 +2 位作者 李荘 顾金亮 赵雷 《原子核物理评论》 北大核心 2025年第2期302-311,共10页
低增益雪崩放大器(Low-Gain Avalanche Detector, LGAD)是一种新型半导体探测器,具有通道面积小和时间分辨能力高的优势,被选中应用于LHC(Large Hadron Collider)上大型粒子谱仪ATLAS的升级项目。为了充分发挥LGAD高颗粒度和高时间精度... 低增益雪崩放大器(Low-Gain Avalanche Detector, LGAD)是一种新型半导体探测器,具有通道面积小和时间分辨能力高的优势,被选中应用于LHC(Large Hadron Collider)上大型粒子谱仪ATLAS的升级项目。为了充分发挥LGAD高颗粒度和高时间精度优势,需要设计一套多通道且高时间精度的读出电子学系统。目前ATLAS合作组已为LGAD读出开发出一款专用读出芯片ALTIROC(ATLAS LGAD Timing Integrated Readout Chip)。本文基于第二代的ALTIROC2 ASIC,设计了一套可拓展的多通道且高时间精度的LGAD读出电子学系统,并对读出系统的性能进行了测试。测试结果表明,基于ALTIROC2 ASIC的LGAD读出电子学系统的时间量化精度好于25 ps。数据传输速率达到400 Mbps,可以满足高事例率下系统为实现数据读出功能对数据传输速率的要求。 展开更多
关键词 LGAD 读出电子学 数据汇总 FPGA
原文传递
基于kT/C噪声消除和失配误差整形技术的二阶无源噪声整形SAR ADC设计
13
作者 傅建军 宜天格 +1 位作者 刘佳欣 蒋和全 《微电子学》 北大核心 2025年第1期114-119,共6页
逐次逼近型(Successive Approximation Register, SAR)模数转换器(Analog-to-Digital Converter, ADC)是一种结构简单、对制程演进友好且高能效的ADC结构,然而其精度主要受限于采样噪声、数模转换器(Digital-to-Analog Converter, DAC)... 逐次逼近型(Successive Approximation Register, SAR)模数转换器(Analog-to-Digital Converter, ADC)是一种结构简单、对制程演进友好且高能效的ADC结构,然而其精度主要受限于采样噪声、数模转换器(Digital-to-Analog Converter, DAC)失配和比较器噪声。提出的基于采样噪声消除和DAC失配误差整形技术的噪声整形SAR ADC可以全面地处理这些误差源。其中,采样噪声通过预采样kT/C噪声消除技术进行处理,DAC的失配误差由数据权重平均(Data Weighted Averaging,DWA)和失配误差整形(Mismatch Error Shaping,MES)技术滤波到带外,同时使用二阶噪声整形技术降低比较器噪声。在40 nm CMOS工艺下设计了一款噪声整形SAR ADC芯片,仿真结果显示,该ADC芯片在2.8 MHz带宽下实现了86.8 dB的信噪失真比(Signalto-Noise and Distortion Ratio, SNDR),功耗为3.8 mW。 展开更多
关键词 模数转换器 采样噪声消除 DAC失配误差整形 噪声整形
原文传递
基于温度补偿的光电式光功率计研究
14
作者 韩金栋 张宝峰 +2 位作者 朱均超 杜建东 徐虎跃 《天津理工大学学报》 2025年第5期57-61,共5页
由于硅光电池传感器在工作时易受到温度的影响,从而使测量精度降低,因此需要引入温度补偿机制,提高测量精度。文中设计了一种带有温度补偿的光功率计,通过建立输出电压值与标准光功率计数值之间的关系,由最小二乘法拟合获得光功率值计... 由于硅光电池传感器在工作时易受到温度的影响,从而使测量精度降低,因此需要引入温度补偿机制,提高测量精度。文中设计了一种带有温度补偿的光功率计,通过建立输出电压值与标准光功率计数值之间的关系,由最小二乘法拟合获得光功率值计算模型,同时对硅光电池温度特性进行测量分析,获得暗电流随温度变化的曲线,建立温度补偿模型,对输出结果进行修正。实验结果表明,在0~45℃内最大相对误差为-2.06%,稳定性良好,满足设计要求,适合多种场景下的光功率测量。 展开更多
关键词 温度补偿 嵌入式 光功率计 信号处理 硅光电池
在线阅读 下载PDF
一种用于音频编解码器的高精度Delta-Sigma调制器
15
作者 林宇轩 赵固猛 +1 位作者 郑智建 陈群超 《微电子学与计算机》 2025年第11期81-90,共10页
面向音频编解码器设计了一款高精度Delta-Sigma调制器。采用具有高输入动态范围特性的CIFF架构,环路滤波器设计为3阶单环结构,并结合4位量化器以降低高阶系统的开关电容积分器过载概率,同时进一步提高信噪失真比。采用了可编程增益放大... 面向音频编解码器设计了一款高精度Delta-Sigma调制器。采用具有高输入动态范围特性的CIFF架构,环路滤波器设计为3阶单环结构,并结合4位量化器以降低高阶系统的开关电容积分器过载概率,同时进一步提高信噪失真比。采用了可编程增益放大器(programmable Gain Amplifier,PGA)作为Delta-Sigma调制器的输入级,PGA在小幅度信号输入情况下可放大输入信号,提高调制器的动态范围;采用了数据加权平均技术,有效抑制了在实际制造过程中因反馈电容的非线性失配所产生的谐波。调制器基于SMIC 180 nm工艺设计,在1.8 V电源电压、3.072 MHz采样时钟频率、64倍过采样率、24 kHz信号带宽条件下,后仿真达到了102.7 dB的SNDR以及106 dB的动态范围(DR),调制器功耗为1.6 mW,FoM_(SNDR)为174.5 dB,FoM_(DR)为177.8 dB。在小幅度信号输入情况下,开启PGA后,额外消耗1.69mW功耗,信噪失真比至多可提高5.93dB。 展开更多
关键词 DELTA-SIGMA调制器 音频编解码器 高精度 过采样 多位量化 PGA 开关电容 DWA
在线阅读 下载PDF
一种用于仪表测量的高精度增量型Delta-Sigma ADC
16
作者 赵固猛 陈群超 《中国集成电路》 2025年第1期65-69,74,共6页
本文基于SMIC 0.18μm CMOS工艺设计了一款应用于高精度测量领域的增量型Delta Sigma ADC,该ADC的输入端采用轨到轨运算放大器作为输入驱动缓冲器;Delta Sigma调制器采用二阶积分器级联反馈(CIFB)结构;滤波器采用抽取率为512的三阶级联... 本文基于SMIC 0.18μm CMOS工艺设计了一款应用于高精度测量领域的增量型Delta Sigma ADC,该ADC的输入端采用轨到轨运算放大器作为输入驱动缓冲器;Delta Sigma调制器采用二阶积分器级联反馈(CIFB)结构;滤波器采用抽取率为512的三阶级联积分梳状(CIC)滤波器。在1.8 V电源电压与409.6 kHz采样频率的条件下,后仿真结果显示,ADC的输入范围实现了±0.9倍参考电压,ADC等效输入参考的3σ噪声约为12.98μV,达到了16.93位的有效位数(ENOB),系统整体功耗为0.876 mW。 展开更多
关键词 高精度测量 增量型Delta Sigma ADC 轨到轨运放
在线阅读 下载PDF
应用于数字电源的高分辨率DPWM模块的设计
17
作者 刘雪剑 邓红辉 +1 位作者 杨增辉 向鸿宇 《微电子学》 北大核心 2025年第2期256-262,共7页
设计了一种基于TSMC 0.18μm CMOS工艺的高分辨率数字脉冲宽度调制器(Digital Pulse Width Modulation,DPWM),基于传统的计数器-比较器型结构,结合辗转相减延时链设计了一种新型的混合DPWM架构,引入Σ-Δ,有效得提高了DPWM的分辨率,其... 设计了一种基于TSMC 0.18μm CMOS工艺的高分辨率数字脉冲宽度调制器(Digital Pulse Width Modulation,DPWM),基于传统的计数器-比较器型结构,结合辗转相减延时链设计了一种新型的混合DPWM架构,引入Σ-Δ,有效得提高了DPWM的分辨率,其中使用计数器-比较器结构实现5 bits分辨位数,辗转相减延时链实现6 bits分辨位数,Σ-Δ扩充3 bits分辨位数。仿真结果表明,所设计的新型混合架构DPWM可以正常工作在1 MHz开关频率环境下,可实现14 bits的分辨率,时间分辨率为61 ps,需要输入时钟频率32 MHz,只使用了17个延时单元模块,DPWM输出存在误差时间仅有50 ps。 展开更多
关键词 DPWM 高分辨率 辗转相减延时链 Σ-Δ
原文传递
基于粗细权电压叠算的低失真信号源系统
18
作者 温显超 张超 +5 位作者 魏亚峰 田伟 童鹏 李静 俞宙 王健安 《微电子学》 北大核心 2025年第3期488-494,共7页
针对现有音频信号源成本高且模拟输出频率低,性能指标无法满足新研ADC测试要求的问题,设计了一种基于粗细权电压叠算的高信噪比、低失真模拟信号源系统。该信号源系统利用4片高分辨率数模转换器叠加运算后构成一路高纯度、高分辨率的差... 针对现有音频信号源成本高且模拟输出频率低,性能指标无法满足新研ADC测试要求的问题,设计了一种基于粗细权电压叠算的高信噪比、低失真模拟信号源系统。该信号源系统利用4片高分辨率数模转换器叠加运算后构成一路高纯度、高分辨率的差分模拟信号源。根据信号源系统原理和结构,制作了信号源系统的实验模块电路。通过高分辨率ADC评估平台对单片DAC模拟信号源与4片DAC构成的模拟信号源输出性能进行了对比测试,测试结果表明:4片DAC叠加运算后的模拟信号源具有低成本、低失调、低谐波失真以及高信噪比的特性。 展开更多
关键词 ADC测试 电压叠算 DAC 模拟信号源
原文传递
一种共模电压可变的SAR ADC
19
作者 葛彬杰 沈劲鹏 +2 位作者 雍珊珊 李琰 俞航 《微电子学》 北大核心 2025年第1期104-108,共5页
SAR ADC在转换期间,CDAC输出电压需维持在GND和VDD的范围之内,否则连接该节点的开关无法持续有效关断,CDAC上的电荷在ADC转换期间无法维持守恒。通过对CADC输出电压与输入信号、Vcms(采样共模)以及参考电压定量关系的分析,针对输入范围... SAR ADC在转换期间,CDAC输出电压需维持在GND和VDD的范围之内,否则连接该节点的开关无法持续有效关断,CDAC上的电荷在ADC转换期间无法维持守恒。通过对CADC输出电压与输入信号、Vcms(采样共模)以及参考电压定量关系的分析,针对输入范围变化较大的监测应用,提出共模可变的设计去解决上述问题,由此避免采用复杂的输入驱动电路。基于500 nm的工艺设计实现14 bits 1kS/s的同步SAR ADC,后仿显示该ADC可以实现13 bits的有效位。 展开更多
关键词 逐次逼近转换器 电压监测 共模可变
原文传递
一种基于双电容阵列和部分交织技术的高速Pipelined-SAR ADC
20
作者 高杰 邓红辉 +2 位作者 张浩 陶泽华 林昌海 《微电子学》 北大核心 2025年第2期189-196,共8页
基于TSMC 0.18μm CMOS工艺设计了一种12位100 MS/s的两级Pipelined-SAR ADC。在第一级设计了一种双电容阵列和部分交织技术相结合的高速结构,采用一个小DAC快速量化,并控制两个大DAC按照时间交织的方式轮流读取小DAC的量化结果,并进行... 基于TSMC 0.18μm CMOS工艺设计了一种12位100 MS/s的两级Pipelined-SAR ADC。在第一级设计了一种双电容阵列和部分交织技术相结合的高速结构,采用一个小DAC快速量化,并控制两个大DAC按照时间交织的方式轮流读取小DAC的量化结果,并进行相应的翻转为后级提供余量电压。该结构提升了第一级量化速度,同时还解决了第一级在进行下一次采样前需要等待放大相结束的问题,有效提升了ADC速度。对于该结构中多条采样路径的采样时间失配带来的误差电压,设计了2位级间冗余位以提供较大的误差容忍范围,保证了ADC的精度。通过仿真验证,在1.8 V的电源电压和100 MS/s的采样率下,输入频率为49.609375 MHz、幅度为3.6 V的正弦波差分信号时,ADC的ENOB达到了11.0 bit,SFDR为80.6 dB,功耗为7.19mW。 展开更多
关键词 高速Pipelined-SAR ADC 双电容阵列结构 部分交织技术
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 234 下一页 到第 页
使用帮助 返回顶部