期刊文献+
共找到7,926篇文章
< 1 2 250 >
每页显示 20 50 100
应用于电源管理芯片的低功耗快速响应比较器设计
1
作者 谢海情 刘顺城 +2 位作者 刘文用 肖斌 赵欣领 《微电子学与计算机》 2026年第2期192-198,共7页
为提高电源管理芯片的响应速度以及工作效率,设计优化自偏置交叉耦合电路与尾电流补偿电路,实现一种低功耗快速响应比较器电路。运算放大器采用自偏置交叉耦合结构:第一级电路通过调节交叉耦合对的比例,提升系统的开环增益,改善比较器... 为提高电源管理芯片的响应速度以及工作效率,设计优化自偏置交叉耦合电路与尾电流补偿电路,实现一种低功耗快速响应比较器电路。运算放大器采用自偏置交叉耦合结构:第一级电路通过调节交叉耦合对的比例,提升系统的开环增益,改善比较器的功耗和精度;第二级电路通过引入自偏置结构,简化偏置电路设计,进一步优化比较器功耗。比较器输入电压发生变化时,尾电流补偿电路根据正、负端输入电压差值,选择导通相应的补偿电路,自适应调整运算放大器的尾电流,提高比较器的响应速度和系统带宽;比较器输入电压差在精度范围内时,关断尾电流补偿电路,降低比较器功耗。基于0.18μm CMOS工艺,完成电路设计与仿真,比较器的版图尺寸为73μm×71μm。结果表明:比较器开环增益为71.9 dB,最大开关频率为10 MHz,电压输入范围为2.5~5.0 V;在各工艺角下,比较器精度小于4 mV;静态电流为7.4μA,最小上升延时为0.01 ns,下降延时为2.79 ns。该比较器具有低功耗、高精度、快速响应等优势,可应用于高性能电源管理芯片。 展开更多
关键词 比较器 低功耗 快速响应 电源管理 尾电流补偿
在线阅读 下载PDF
电容式触摸芯片用多频采样电路设计
2
作者 谢海情 黄吕梁 +2 位作者 许彬 赵欣领 谌运政 《电子设计工程》 2026年第4期43-47,共5页
针对传统电容式触摸芯片的采样信号易受外部噪声干扰而引发注入锁定的现象,设计了一种多频采样电路。该电路引入5条充电电流支路,实现多频采样功能,减小采样信号受注入锁定现象的影响,提高采样精度。同时,设计了一种DOM(Delta over the ... 针对传统电容式触摸芯片的采样信号易受外部噪声干扰而引发注入锁定的现象,设计了一种多频采样电路。该电路引入5条充电电流支路,实现多频采样功能,减小采样信号受注入锁定现象的影响,提高采样精度。同时,设计了一种DOM(Delta over the Mean)算法对采样信号进行处理,以此监测触摸输入引脚的电容值变化。仿真结果表明,多频采样电路输出的采样信号受噪声干扰的计数值偏差仅为0.46%;FPGA验证表明DOM算法的计算精度为1×10^(-8),最大绝对误差不超过0.4%;该电路具有强抗干扰、高可靠性、高精度特性,可应用于各类电容式触摸芯片。 展开更多
关键词 多频采样 电容式触摸 触摸检测 差分结构 注入锁定
在线阅读 下载PDF
局部有源忆阻器电路的类生物神经网络存算研究
3
作者 李付鹏 王光义 +1 位作者 刘敬彪 应佳捷 《电子与信息学报》 北大核心 2026年第2期866-872,共7页
生物神经系统在低功耗计算、动态存储方面具有显著的优势,这与神经元通过定向分泌递质来传递神经信号的工作机制密切相关。神经信号的产生涉及刺激信号的放大和运算,其工作机制可以利用忆阻器容控混沌振荡器实现。本文利用局部有源忆阻... 生物神经系统在低功耗计算、动态存储方面具有显著的优势,这与神经元通过定向分泌递质来传递神经信号的工作机制密切相关。神经信号的产生涉及刺激信号的放大和运算,其工作机制可以利用忆阻器容控混沌振荡器实现。本文利用局部有源忆阻器随外接电容改变形成稳定的倍周期分叉的电压信号振荡,获得了电路中电容与忆阻器两端电压信号之间稳定的映射关系,电路中电容的改变使得忆阻器两端串行输出不同形态的电信号,其电压幅值稳定地周期改变。使得改变的电容与输出的电压信号之间形成稳定的多状态映射关系,从而构成存算单元。结合蔡氏结型忆阻器模型建立了三阶忆阻器电路,当忆阻器工作在局部有源区时,其三阶电路构成的振荡器能够同时完成信号放大、运算和存储。 展开更多
关键词 局部有源 忆阻器 混沌 神经网络
在线阅读 下载PDF
地下非金属燃气管道声波定位系统研究与设计
4
作者 龙飞旭 何彦霖 +4 位作者 章珑耀 王文远 夏渝翔 王海江 刘涛 《成都信息工程大学学报》 2026年第1期71-76,共6页
传统的地下管线探测技术主要针对金属管道,而对非金属燃气管道的探测仍存在较大挑战。提出一种基于声波信号的地下非金属燃气管线定位方法,通过主动激励与信号检测相结合的方式实现管道的精准探测[1]。该方法采用特定频率的声波信号注... 传统的地下管线探测技术主要针对金属管道,而对非金属燃气管道的探测仍存在较大挑战。提出一种基于声波信号的地下非金属燃气管线定位方法,通过主动激励与信号检测相结合的方式实现管道的精准探测[1]。该方法采用特定频率的声波信号注入管道,声波沿管道传播并部分耦合至地面。地面端采用高灵敏度拾音器作为接收装置,采集泄漏至地表的声波信号,经ADC采样后送入FPGA进行数字信号处理,计算信号幅值及功率变化。当探头接近管道正上方时,由于声波传播路径缩短,接收信号功率增强;当探头偏离管道时,信号功率逐渐衰减。通过分析信号功率的空间分布特征,可准确推断地下管道的水平位置及走向。此外,系统采用音频DAC芯片将数字信号转换为可听声波,工作人员可通过耳机实时监听声波变化,辅助判断管道位置。实验表明,系统在1.5m埋深条件下的水平定位误差≤10cm,为城市地下管网安全运维提供了有效技术手段。 展开更多
关键词 非金属管道 声波探测 信号功率分析 FPGA信号处理 管线定位
在线阅读 下载PDF
陆地探测四号01星加速度计软件在轨重构设计
5
作者 杨世佳 李云鹏 +1 位作者 敏健 王富刚 《空间电子技术》 2026年第1期108-115,144,共9页
陆地探测四号01星是世界上首颗地球同步轨道合成孔径雷达卫星,依靠星载导航接收机、无线转发测距以及高精度加速度计等实现高精度精密定轨。鉴于该卫星大天线、质心变化大以及太阳光压干扰大等因素,为了实现对加速度计的稳定控制以及太... 陆地探测四号01星是世界上首颗地球同步轨道合成孔径雷达卫星,依靠星载导航接收机、无线转发测距以及高精度加速度计等实现高精度精密定轨。鉴于该卫星大天线、质心变化大以及太阳光压干扰大等因素,为了实现对加速度计的稳定控制以及太阳光压的精确测量,提出了一种加速度计软件在轨重构方法。该方法基于FPGA+DSP的基本架构,其中,FPGA主要用于时序逻辑和接口控制的实现,DSP主要用于任务调度、控制算法以及数据处理算法的实现。该方法可以实现对静电悬浮加速度计DSP软件的在轨重构,从而实现对静电悬浮加速度计滤波参数、算法策略的在轨更新,提高静电悬浮加速度计检验质量的控制稳定性和空间环境适应性,开展更为广泛的空间科学探测任务。通过对具体的硬件电路设计、软件功能设计、地面验证以及在轨测试,证明该在轨重构方法稳定可靠,可以实现加速度计软件在轨重构。 展开更多
关键词 静电悬浮加速度计 软件 在轨重构 控制
在线阅读 下载PDF
针对数字延迟锁相环模块的单粒子翻转容错设计
6
作者 涂子归 吴丽娟 李振涛 《微电子学与计算机》 2026年第1期165-174,共10页
研究了数字延迟锁相环的设计以及其单粒子翻转的容错设计,并提出一种电路级SEU(Single Event Upset,单粒子翻转)仿真方法。首先,提出了一款基于延迟线的数字延迟锁相环,探究了单粒子翻转效应的产生与现象,并通过开关电容的方式来引入节... 研究了数字延迟锁相环的设计以及其单粒子翻转的容错设计,并提出一种电路级SEU(Single Event Upset,单粒子翻转)仿真方法。首先,提出了一款基于延迟线的数字延迟锁相环,探究了单粒子翻转效应的产生与现象,并通过开关电容的方式来引入节点电平的翻转来模拟这一效应。其次,对不同的模块提出了不同的加固方法,在延迟链路中加入冗余链路配合表决器来抑制SEU的影响。再次,在TSPC触发器中设计了双模冗余搭配双输入反相器来增强触发器的抗SEU能力。最后,为了进一步提高系统的稳定性,设计了失锁恢复机制,使其在SEU发生后能够快速恢复锁定状态。仿真结果表明:设计的DDLL工作频率范围为200~600 MHz,加固前锁定时间为123.785 6~872.450 5 ns,加固后锁定时间为117.524 8~849.597 3 ns,且容错设计能够有效地抑制SEU引起的信号错误,为辐射环境中的延迟锁相环电路设计提供了有效的解决方案。 展开更多
关键词 数字延迟锁相环 单粒子翻转 辐射加固设计
在线阅读 下载PDF
应用于CMOS图像传感器的12 bit全局共用型列级SAR ADC
7
作者 郭仲杰 张金澳 +1 位作者 许睿明 刘绥阳 《电子科技大学学报》 北大核心 2026年第1期77-84,共8页
针对传统逐次逼近型模数转换器(SAR ADC)在CMOS图像传感器列级读出电路中的面积和功耗突出问题,提出一种面向大阵列的全局共用DAC型高速SAR ADC。该结构基于多列共用核心DAC的思想,将传统列级SAR ADC中面积需求最大的电容阵列DAC提取出... 针对传统逐次逼近型模数转换器(SAR ADC)在CMOS图像传感器列级读出电路中的面积和功耗突出问题,提出一种面向大阵列的全局共用DAC型高速SAR ADC。该结构基于多列共用核心DAC的思想,将传统列级SAR ADC中面积需求最大的电容阵列DAC提取出来,采用不同权重的DAC信号,建立一个全局共用型DAC并采用多路选择加法器替代了传统的多列复用技术。该方法将每列SAR ADC简化后仅需要比较器、多路选择加法器以及部分数字逻辑,在保证SAR ADC的速度及精度优势的同时大幅度减小了其面积需求。基于55nm 1P4M CMOS工艺对所提出的方法进行了详细的电路设计和仿真验证,在模拟电压为3.3 V、数字电压为1.2 V、时钟频率为120 MHz、输入信号范围为1.6 V的情况下,设计实现的12-bit SAR ADC的静态参数DNL(differential nonlinearity)为-0.8/0.8 LSB,INL(integral nonlinearity)为-1.4/0.4 LSB,信噪失真比(SNR)达到68.24 dB,有效位数为11.02 bit,面积为10μm×350μm,功耗为264μW。相比现有的SAR ADC,在保证SAR ADC高速、高精度的同时,也使ADC面积需求大幅度减小,为SAR ADC在高速CMOS图像传感器的列级读出电路中的应用提供了理论支撑。 展开更多
关键词 CMOS图像传感器 列级ADC SAR ADC 全并行 全局共用
在线阅读 下载PDF
基于RISC-V的AES_ll协处理器设计
8
作者 韩进 武泽伟 《计算机工程与科学》 北大核心 2026年第1期79-88,共10页
随着计算机技术的快速发展,数据的存储及运算量不断增加,安全、可靠且高效的数据存储及传输愈发重要,在众多加密算法中,AES算法是一种应用广泛的对称加密算法。研究的目标是对AES算法进行改进,令其更适用于硬件实现,以减小面积并提升处... 随着计算机技术的快速发展,数据的存储及运算量不断增加,安全、可靠且高效的数据存储及传输愈发重要,在众多加密算法中,AES算法是一种应用广泛的对称加密算法。研究的目标是对AES算法进行改进,令其更适用于硬件实现,以减小面积并提升处理性能。首先,提出了一种轻量化的AES算法AES_ll,并基于RISC-V指令集架构设计了4种自定义指令,以提高算法的灵活性并降低成本。其次,设计了专用的AES_ll协处理器并建立了一个可随机生成明文和对应密文的验证平台,以确保AES_ll算法的硬件实现在不同输入下的可靠性和稳定性。最后,在28 nm工艺下进行了综合,实验结果表明,所设计的AES_ll协处理器的吞吐率可达到2.976 Gbit/s,面积约为13.97 kgates,在吞吐率和面积比方面占有显著优势,为资源受限且对加解密有较高需求的领域提供了一种良好的解决方案。 展开更多
关键词 AES算法 协处理器 RISC-V 指令扩展
在线阅读 下载PDF
扩散模型神经网络加速策略综述
9
作者 邹子涵 闫鑫明 +3 位作者 郑鹏 张顺 蔡浩 刘波 《电子与封装》 2026年第1期68-77,共10页
随着神经网络的发展,扩散模型通过其独特的扩散机制在图像生成任务中取得了非常大的成就。然而,为了实现优异的任务性能,其引入了大量的计算和复杂的网络结构,限制了其广泛应用,尤其是在资源受限的边缘端设备上。高效的模型加速算法和... 随着神经网络的发展,扩散模型通过其独特的扩散机制在图像生成任务中取得了非常大的成就。然而,为了实现优异的任务性能,其引入了大量的计算和复杂的网络结构,限制了其广泛应用,尤其是在资源受限的边缘端设备上。高效的模型加速算法和加速器软硬件协同框架已成为有效的解决方案。基于多种扩散模型加速和高效部署策略,从适用于通用计算平台的高效算法设计到软硬件框架协同设计,介绍了当前最先进的扩散模型加速策略。 展开更多
关键词 扩散模型 模型加速 边缘部署 软硬件协同设计 高效推理
在线阅读 下载PDF
基于漏极电压和源极电压检测的SiC MOSFET过流保护芯片
10
作者 李强 杨媛 +3 位作者 文阳 赵天阳 李亚兰 茹逍 《电子学报》 北大核心 2025年第9期3211-3222,共12页
为解决碳化硅金属氧化物半导体场效应晶体管(SiC Metal Oxide Semiconductor Field Effect Transistor,SiC MOSFET)硬开关故障(Hard Switch Fault,HSF)、负载故障(Fault Under Load,FUL)和过载故障(OverLoad fault,OL)的问题,本文提出... 为解决碳化硅金属氧化物半导体场效应晶体管(SiC Metal Oxide Semiconductor Field Effect Transistor,SiC MOSFET)硬开关故障(Hard Switch Fault,HSF)、负载故障(Fault Under Load,FUL)和过载故障(OverLoad fault,OL)的问题,本文提出了一种基于SiC MOSFET漏极电压和源极电压检测的过流保护方法(OverCurrent Protection method based on the Drain-voltage and Source-voltage Detection,DSD-OCP).该方法通过检测电路实时监控SiC MOSFET的漏极电压和源极电压来准确识别短路故障和过载故障,并利用驱动电路控制SiC MOSFET的开通和关断,从而实现快速短路保护和自适应过载保护,同时还集成软关断功能.基于0.5μm双极型-互补金属氧化物半导体-双扩散金属氧化物半导体(Bipolar-CMOS-DMOS,BCD)工艺,设计了DSD-OCP电路并进行流片,芯片面积为2.8 mm^(2).采用研制的芯片搭建1200 V/80 mΩSiC MOSFET测试平台,并验证了DSD-OCP方法的有效性.实验结果表明,SiC MOSFET在DSD-OCP芯片保护下的HSF和FUL持续时间分别为88 ns和105 ns.在不同母线电压下,DSD-OCP芯片能够为SiC MOSFET提供自适应的过载保护.因DSD-OCP芯片具有软关断功能,SiC MOSFET在过流保护时的漏极电压过冲不超过110 V. 展开更多
关键词 SiC MOSFET 漏极电压和源极电压检测 快速短路保护 自适应过载保护 软关断功能
在线阅读 下载PDF
一种具有低调制深度和低功耗的自适应抗噪超高频RFID解调器设计
11
作者 王翊 陈冲 +1 位作者 许耀华 柏娜 《安徽大学学报(自然科学版)》 北大核心 2025年第1期61-69,共9页
超高频射频识别技术(radio frequency identification,简称RFID)是目前RFID发展的主流,但是传统的RFID幅度调制(amplitude shift keying,简称ASK)解调器在应对低调制深度的射频输入信号时难以实现精准解调.针对这种情况,该文基于GJB7377... 超高频射频识别技术(radio frequency identification,简称RFID)是目前RFID发展的主流,但是传统的RFID幅度调制(amplitude shift keying,简称ASK)解调器在应对低调制深度的射频输入信号时难以实现精准解调.针对这种情况,该文基于GJB7377.1B标准系统的超高频RFID ASK解调器,设计了一个由包络检测、低通滤波、放大器和比较器组成的低功耗、自适应抗噪ASK解调器.与传统的RFID ASK解调器相比,使用了迟滞放大器来实现低调制深度下的精准解调,使用了偏置电路来降低功耗,并使用了迟滞单元来抗噪.经过测试和验证,该RFID ASK解调器可以在2.31%的最小调制深度下解调信号,其功耗仅为421.63 nW,且在射频信号(radio frequency,简称RF)加入噪声的情况下也能实现精准解调. 展开更多
关键词 低调制深度 低功率 自适应抗噪 超高频射频识别技术
在线阅读 下载PDF
永磁同步电机矢量控制与驱动集成电路系统的设计
12
作者 李遥松 鲁开心 +1 位作者 杨家胜 张允杰 《现代电子技术》 北大核心 2026年第6期64-70,共7页
为了应对永磁同步电机(PMSM)控制需求向高动态性能和高集成化方向发展的趋势,针对传统软件矢量控制策略存在的响应速度慢、成本较高等问题,提出一种基于单片机的矢量控制与驱动集成电路(CDIC)系统的设计方案。通过C语言实现矢量控制策略... 为了应对永磁同步电机(PMSM)控制需求向高动态性能和高集成化方向发展的趋势,针对传统软件矢量控制策略存在的响应速度慢、成本较高等问题,提出一种基于单片机的矢量控制与驱动集成电路(CDIC)系统的设计方案。通过C语言实现矢量控制策略,构建多闭环控制架构;并结合芯片内置模块(包括ADC采样接口、电机控制PWM(MCPWM)、触发复用器(TMU)、触发延迟发生器(TDG)以及定时器模块等)设计出高效的任务调度方案,利用程序中断机制实现多任务并行处理。此外,采用FreeMaster工具直接访问变量地址,进行仿真与验证,全面评估所设计系统的可靠性与稳定性。实验结果表明,所设计的CDIC系统在有感与无感控制模式下均表现出快速的动态响应和良好的鲁棒性,能够满足工业领域对电机控制高性能、高集成度和高可移植性的需求,具有显著的推广应用价值。 展开更多
关键词 永磁同步电机 磁场定向控制 控制与驱动 集成电路 FreeMaster 闭环控制 有感控制 无感控制
在线阅读 下载PDF
细胞离体实验模拟运动环境:方法学与信号模拟的技术优势
13
作者 陈炳奥 陈洪宝 +6 位作者 解浩 丁行磊 袁屿 张加豪 班伟康 徐盛豪 原阳 《中国组织工程研究》 北大核心 2026年第19期5057-5065,共9页
背景:随着对运动健康影响的深入理解,运动干预机制的研究逐渐成为重点。传统研究依赖体内动物模型或多组学技术,间接推断运动干预机制,但研究不够深入,且许多疾病模型无法完成预定运动强度。因此,离体细胞运动环境模拟技术尤为重要。现... 背景:随着对运动健康影响的深入理解,运动干预机制的研究逐渐成为重点。传统研究依赖体内动物模型或多组学技术,间接推断运动干预机制,但研究不够深入,且许多疾病模型无法完成预定运动强度。因此,离体细胞运动环境模拟技术尤为重要。现有技术多侧重单一信号复现,未能全面模拟运动中多维信号的交互作用,限制了对运动适应机制的理解。目的:探讨离体细胞运动环境模拟技术的进展,分析现有各信号模拟的技术优势,提出整合多维信号的新框架,以推动运动机制的精准复现和相关领域的应用研究。方法:在PubMed和Web of Science数据库中使用关键词如Exercise,Physiology,Molecular Signals,Myokines,Exerkines等进行检索,筛选研究原著和综述文献,初步检索并去除重复后共得到5 046篇相关文献,再次筛选最终纳入99篇文献。结果与结论:现有的离体细胞运动模拟技术在模拟运动的某些特定属性(如机械拉伸、电信号等)方面取得了一定进展,但仍未能全面复现运动过程中的多维信号交互作用。通过整合机械力、电生理刺激和生物因子等多种信号,未来的模拟技术有望更真实地再现运动对细胞代谢、基因表达和表型重塑的影响,为运动机制的研究提供更精准的实验平台。此外,离体运动模拟技术的创新和优化将为运动医学、药物开发及再生医学等领域提供重要支持。 展开更多
关键词 运动 细胞运动环境 离体细胞 运动模拟 机械刺激 电生理刺激 运动因子
在线阅读 下载PDF
一种基于负载检测技术的高稳定性瞬态增强LDO
14
作者 谢海情 赵欣领 +6 位作者 曾健平 王昌志 巩雅楠 丁宇航 谌运政 刘顺城 梁文萱 《湖南大学学报(自然科学版)》 北大核心 2025年第12期137-146,共10页
为提高无片外电容低压差线性稳压器(low-dropout linear regulator, LDO)的瞬态特性,设计优化负载检测电路和过冲/欠冲抑制电路,实现一种低功耗高瞬态特性的无片外电容LDO.负载检测电路通过高比例电流镜采样并跟随LDO负载电流的变化,自... 为提高无片外电容低压差线性稳压器(low-dropout linear regulator, LDO)的瞬态特性,设计优化负载检测电路和过冲/欠冲抑制电路,实现一种低功耗高瞬态特性的无片外电容LDO.负载检测电路通过高比例电流镜采样并跟随LDO负载电流的变化,自适应地改变误差放大器尾电流的大小以改进系统的带宽与摆率,从而提高LDO的瞬态响应速度.在输出电压发生过冲时,过冲抑制电路利用高通网络检测到功率管栅极电压的变化,为负载电流开启放电通路,降低其在输出级的变化量,从而抑制过冲;在输出电压发生欠冲时,欠冲抑制电路通过为功率管栅极驱动电流开启放电通路,快速提高功率管的输出电流,进而有效抑制欠冲.基于0.5μm CMOS工艺,完成电路设计与测试.结果表明,LDO的输入电压为2~5.5 V,输出电压为1.2 V;电路最大负载电流为150 mA,线性调整率为1.7×10^(-3);无负载时,静态电流小于6.16μA;负载电流在1~150 mA@1μs跳变时,欠冲和过冲电压均小于300 mV.该LDO具有功耗低、瞬态特性高等优势,可满足便携式电子设备的应用需求. 展开更多
关键词 低压差线性稳压器 低功耗电子 瞬态分析 负载检测技术 过冲/欠冲抑制
在线阅读 下载PDF
国产车规级芯片的发展状况研究 被引量:1
15
作者 李慧 胡艳 《电子产品可靠性与环境试验》 2025年第4期1-7,共7页
系统梳理了国产车规级芯片的发展现状,指出在汽车电子化、智能化趋势推动下,车规级芯片市场需求正快速增长。作为全球汽车出口第一大国,中国正依托新能源汽车发展势头,加速车规级芯片产业布局。深入剖析了当前面临的挑战,涵盖产业链分... 系统梳理了国产车规级芯片的发展现状,指出在汽车电子化、智能化趋势推动下,车规级芯片市场需求正快速增长。作为全球汽车出口第一大国,中国正依托新能源汽车发展势头,加速车规级芯片产业布局。深入剖析了当前面临的挑战,涵盖产业链分散、技术门槛高、供应链稳定性与安全性风险、商业闭环缺失等问题,并提出技术创新、政策支持、培育龙头企业、加强人才培养等发展建议。尽管面临多重挑战,但在国家政策有力支持下,通过技术突破与产业协同,中国车规级芯片产业有望实现自主可控。 展开更多
关键词 车规级芯片 国产化率 技术创新 政策扶持
在线阅读 下载PDF
高速低消耗数字插值滤波器设计
16
作者 姚亚峰 王桐 +1 位作者 徐洋洋 辛拯宇 《湖南大学学报(自然科学版)》 北大核心 2025年第6期195-202,共8页
针对传统数字插值滤波器硬件资源消耗大、工作速度慢等问题,提出一种基于运算资源复用的改进数字插值滤波器的设计方法.该方法在多相数字插值滤波器的基础上,对滤波器架构进行了优化,实现核心运算资源的复用,可以明显降低电路资源消耗... 针对传统数字插值滤波器硬件资源消耗大、工作速度慢等问题,提出一种基于运算资源复用的改进数字插值滤波器的设计方法.该方法在多相数字插值滤波器的基础上,对滤波器架构进行了优化,实现核心运算资源的复用,可以明显降低电路资源消耗和功耗.提出的新型构架滤波器采用FPGA平台进行了原型验证,并与传统插值滤波器、多路并行插值滤波器和多相插值滤波器进行了对比.结果表明,改进滤波器所占用寄存器数量较传统结构减少65%,较多路并行结构减少73%,较多相结构减少28%;最大工作时钟频率较传统结构提升129%,较多路并行结构提升13.8%,功耗也要低于传统结构、多路并行结构,更适合高速、低消耗等应用场景. 展开更多
关键词 插值 数字滤波器 现场可编程门阵列(FPGA) 数模转换器 数字上变频
在线阅读 下载PDF
Intelligent integration and advancement of multi-organ-on-a-chip
17
作者 Chen-Xi Song Lu Huang 《Biomedical Engineering Communications》 2026年第1期1-3,共3页
Multi-organ-on-a-chip(MOOC)technology represents a pivotal direction in the organ-on-a-chip field,seeking to emulate the complex interactions of multiple human organs in vitro through microfluidic systems.This technol... Multi-organ-on-a-chip(MOOC)technology represents a pivotal direction in the organ-on-a-chip field,seeking to emulate the complex interactions of multiple human organs in vitro through microfluidic systems.This technology overcomes the limitations of traditional single-organ models,providing a novel platform for investigating complex disease mechanisms and evaluating drug efficacy and toxicity.Although it demonstrates broad application prospects,its development still faces critical bottlenecks,including inadequate physiological coupling between organs,short functional maintenance durations,and limited real-time monitoring capabilities.Contemporary research is advancing along three key directions,including functional coupling,sensor integration,and full-process automation systems,to propel the technology toward enhanced levels of physiological relevance and predictive accuracy. 展开更多
关键词 investigating complex disease mechanisms emulate complex interactions multiple human organs vitro sensor integration intelligent integration predictive accuracy physiological coupling multi organ chip microfluidic systemsthis
在线阅读 下载PDF
基于FPGA的MobileNetV1目标检测加速器设计 被引量:3
18
作者 严飞 郑绪文 +2 位作者 孟川 李楚 刘银萍 《现代电子技术》 北大核心 2025年第1期151-156,共6页
卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分... 卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分辨率超参数以及网络参数定点化来减少网络模型的参数量和计算量;其次,对卷积层和批量归一化层进行融合,减少网络复杂性,提升网络计算速度;然后,设计一种八通道核间并行卷积计算引擎,每个通道利用行缓存乘法和加法树结构实现卷积运算;最后,利用FPGA并行计算和流水线结构,通过对此八通道卷积计算引擎合理的复用完成三种不同类型的卷积计算,减少硬件资源使用量、降低功耗。实验结果表明,该设计可以对MobileNetV1目标检测进行硬件加速,帧率可达56.7 f/s,功耗仅为0.603 W。 展开更多
关键词 卷积神经网络 目标检测 FPGA MobileNetV1 并行计算 硬件加速
在线阅读 下载PDF
基于FPGA的电声测试数据采集电路优化方案
19
作者 吴丽琴 《电声技术》 2025年第9期161-163,共3页
针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和... 针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和多通道同步等方面面临难题。为化解这些困扰,制定一系列优化办法,包括高速模数转换器(Analog to Digital Converter,ADC)接口设计事项及多通道并行的架构体系,以增强电路性能,为电声测试给予更可靠且高效的数据收集支撑。 展开更多
关键词 现场可编程门阵列(FPGA) 电声测试 数据采集 电路优化 模拟数字转换器(ADC)
在线阅读 下载PDF
人工智能器件宇航应用面临的挑战与应对措施 被引量:1
20
作者 李家强 祝名 +6 位作者 刘承溪 张大宇 张松 梁培哲 杨舒文 刘一帆 张磊 《集成电路与嵌入式系统》 2025年第1期18-22,共5页
人工智能器件是提供实现系统功能的微小型化器件,是实现空间环境感知、自主判断、自主任务规划等的硬件载体和基础。此类新型元器件在宇航应用前,仍然面临成熟度、可靠性、抗辐射能力、宇航适用性等诸多挑战。本文从分析人工智能器件国... 人工智能器件是提供实现系统功能的微小型化器件,是实现空间环境感知、自主判断、自主任务规划等的硬件载体和基础。此类新型元器件在宇航应用前,仍然面临成熟度、可靠性、抗辐射能力、宇航适用性等诸多挑战。本文从分析人工智能器件国内外发展现状出发,分析人工智能器件宇航应用面临的挑战与应对措施,给出典型人工智能器件质量保证案例,并归纳和总结后续人工智能器件宇航应用的相关建议。 展开更多
关键词 人工智能器件 宇航应用 GPU FPGA+DSP
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部