期刊文献+
共找到7,883篇文章
< 1 2 250 >
每页显示 20 50 100
一种具有低调制深度和低功耗的自适应抗噪超高频RFID解调器设计
1
作者 王翊 陈冲 +1 位作者 许耀华 柏娜 《安徽大学学报(自然科学版)》 北大核心 2025年第1期61-69,共9页
超高频射频识别技术(radio frequency identification,简称RFID)是目前RFID发展的主流,但是传统的RFID幅度调制(amplitude shift keying,简称ASK)解调器在应对低调制深度的射频输入信号时难以实现精准解调.针对这种情况,该文基于GJB7377... 超高频射频识别技术(radio frequency identification,简称RFID)是目前RFID发展的主流,但是传统的RFID幅度调制(amplitude shift keying,简称ASK)解调器在应对低调制深度的射频输入信号时难以实现精准解调.针对这种情况,该文基于GJB7377.1B标准系统的超高频RFID ASK解调器,设计了一个由包络检测、低通滤波、放大器和比较器组成的低功耗、自适应抗噪ASK解调器.与传统的RFID ASK解调器相比,使用了迟滞放大器来实现低调制深度下的精准解调,使用了偏置电路来降低功耗,并使用了迟滞单元来抗噪.经过测试和验证,该RFID ASK解调器可以在2.31%的最小调制深度下解调信号,其功耗仅为421.63 nW,且在射频信号(radio frequency,简称RF)加入噪声的情况下也能实现精准解调. 展开更多
关键词 低调制深度 低功率 自适应抗噪 超高频射频识别技术
在线阅读 下载PDF
国产车规级芯片的发展状况研究 被引量:1
2
作者 李慧 胡艳 《电子产品可靠性与环境试验》 2025年第4期1-7,共7页
系统梳理了国产车规级芯片的发展现状,指出在汽车电子化、智能化趋势推动下,车规级芯片市场需求正快速增长。作为全球汽车出口第一大国,中国正依托新能源汽车发展势头,加速车规级芯片产业布局。深入剖析了当前面临的挑战,涵盖产业链分... 系统梳理了国产车规级芯片的发展现状,指出在汽车电子化、智能化趋势推动下,车规级芯片市场需求正快速增长。作为全球汽车出口第一大国,中国正依托新能源汽车发展势头,加速车规级芯片产业布局。深入剖析了当前面临的挑战,涵盖产业链分散、技术门槛高、供应链稳定性与安全性风险、商业闭环缺失等问题,并提出技术创新、政策支持、培育龙头企业、加强人才培养等发展建议。尽管面临多重挑战,但在国家政策有力支持下,通过技术突破与产业协同,中国车规级芯片产业有望实现自主可控。 展开更多
关键词 车规级芯片 国产化率 技术创新 政策扶持
在线阅读 下载PDF
高速低消耗数字插值滤波器设计
3
作者 姚亚峰 王桐 +1 位作者 徐洋洋 辛拯宇 《湖南大学学报(自然科学版)》 北大核心 2025年第6期195-202,共8页
针对传统数字插值滤波器硬件资源消耗大、工作速度慢等问题,提出一种基于运算资源复用的改进数字插值滤波器的设计方法.该方法在多相数字插值滤波器的基础上,对滤波器架构进行了优化,实现核心运算资源的复用,可以明显降低电路资源消耗... 针对传统数字插值滤波器硬件资源消耗大、工作速度慢等问题,提出一种基于运算资源复用的改进数字插值滤波器的设计方法.该方法在多相数字插值滤波器的基础上,对滤波器架构进行了优化,实现核心运算资源的复用,可以明显降低电路资源消耗和功耗.提出的新型构架滤波器采用FPGA平台进行了原型验证,并与传统插值滤波器、多路并行插值滤波器和多相插值滤波器进行了对比.结果表明,改进滤波器所占用寄存器数量较传统结构减少65%,较多路并行结构减少73%,较多相结构减少28%;最大工作时钟频率较传统结构提升129%,较多路并行结构提升13.8%,功耗也要低于传统结构、多路并行结构,更适合高速、低消耗等应用场景. 展开更多
关键词 插值 数字滤波器 现场可编程门阵列(FPGA) 数模转换器 数字上变频
在线阅读 下载PDF
Intelligent integration and advancement of multi-organ-on-a-chip
4
作者 Chen-Xi Song Lu Huang 《Biomedical Engineering Communications》 2026年第1期1-3,共3页
Multi-organ-on-a-chip(MOOC)technology represents a pivotal direction in the organ-on-a-chip field,seeking to emulate the complex interactions of multiple human organs in vitro through microfluidic systems.This technol... Multi-organ-on-a-chip(MOOC)technology represents a pivotal direction in the organ-on-a-chip field,seeking to emulate the complex interactions of multiple human organs in vitro through microfluidic systems.This technology overcomes the limitations of traditional single-organ models,providing a novel platform for investigating complex disease mechanisms and evaluating drug efficacy and toxicity.Although it demonstrates broad application prospects,its development still faces critical bottlenecks,including inadequate physiological coupling between organs,short functional maintenance durations,and limited real-time monitoring capabilities.Contemporary research is advancing along three key directions,including functional coupling,sensor integration,and full-process automation systems,to propel the technology toward enhanced levels of physiological relevance and predictive accuracy. 展开更多
关键词 investigating complex disease mechanisms emulate complex interactions multiple human organs vitro sensor integration intelligent integration predictive accuracy physiological coupling multi organ chip microfluidic systemsthis
在线阅读 下载PDF
基于FPGA的MobileNetV1目标检测加速器设计 被引量:3
5
作者 严飞 郑绪文 +2 位作者 孟川 李楚 刘银萍 《现代电子技术》 北大核心 2025年第1期151-156,共6页
卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分... 卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分辨率超参数以及网络参数定点化来减少网络模型的参数量和计算量;其次,对卷积层和批量归一化层进行融合,减少网络复杂性,提升网络计算速度;然后,设计一种八通道核间并行卷积计算引擎,每个通道利用行缓存乘法和加法树结构实现卷积运算;最后,利用FPGA并行计算和流水线结构,通过对此八通道卷积计算引擎合理的复用完成三种不同类型的卷积计算,减少硬件资源使用量、降低功耗。实验结果表明,该设计可以对MobileNetV1目标检测进行硬件加速,帧率可达56.7 f/s,功耗仅为0.603 W。 展开更多
关键词 卷积神经网络 目标检测 FPGA MobileNetV1 并行计算 硬件加速
在线阅读 下载PDF
基于FPGA的电声测试数据采集电路优化方案
6
作者 吴丽琴 《电声技术》 2025年第9期161-163,共3页
针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和... 针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和多通道同步等方面面临难题。为化解这些困扰,制定一系列优化办法,包括高速模数转换器(Analog to Digital Converter,ADC)接口设计事项及多通道并行的架构体系,以增强电路性能,为电声测试给予更可靠且高效的数据收集支撑。 展开更多
关键词 现场可编程门阵列(FPGA) 电声测试 数据采集 电路优化 模拟数字转换器(ADC)
在线阅读 下载PDF
人工智能器件宇航应用面临的挑战与应对措施 被引量:1
7
作者 李家强 祝名 +6 位作者 刘承溪 张大宇 张松 梁培哲 杨舒文 刘一帆 张磊 《集成电路与嵌入式系统》 2025年第1期18-22,共5页
人工智能器件是提供实现系统功能的微小型化器件,是实现空间环境感知、自主判断、自主任务规划等的硬件载体和基础。此类新型元器件在宇航应用前,仍然面临成熟度、可靠性、抗辐射能力、宇航适用性等诸多挑战。本文从分析人工智能器件国... 人工智能器件是提供实现系统功能的微小型化器件,是实现空间环境感知、自主判断、自主任务规划等的硬件载体和基础。此类新型元器件在宇航应用前,仍然面临成熟度、可靠性、抗辐射能力、宇航适用性等诸多挑战。本文从分析人工智能器件国内外发展现状出发,分析人工智能器件宇航应用面临的挑战与应对措施,给出典型人工智能器件质量保证案例,并归纳和总结后续人工智能器件宇航应用的相关建议。 展开更多
关键词 人工智能器件 宇航应用 GPU FPGA+DSP
在线阅读 下载PDF
基于FPGA的遥感图像高分辨系统设计 被引量:1
8
作者 程江涵 夏江南 +1 位作者 李毅 李军伟 《遥测遥控》 2025年第2期109-115,共7页
随着遥感技术的进步,对遥感图像的高分辨率需求也愈发强烈。然而,由于光学器件的限制、传感器分辨率的不足以及卫星轨道高度等因素的影响,成像设备捕获的遥感图像往往不具有理想的分辨率,成像效果不尽人意,给研究人员对遥感图像的特征... 随着遥感技术的进步,对遥感图像的高分辨率需求也愈发强烈。然而,由于光学器件的限制、传感器分辨率的不足以及卫星轨道高度等因素的影响,成像设备捕获的遥感图像往往不具有理想的分辨率,成像效果不尽人意,给研究人员对遥感图像的特征提取和分析带来了极大的困扰。为了解决该问题,本文使用模块化、可重构的系统架构,通过多行缓冲的流水线机制,基于FPGA硬件平台设计双边滤波、上采样、下采样等实时处理模块,并构造图像金字塔和拉普拉斯金字塔,通过逐层插值的方式,实现对图像的高分辨。整体系统的硬件设计基于Xilinx XC7A35T FPGA芯片实现,并根据其综合结果进行性能指标分析,系统的可移植性良好。该系统中,当图像处理模块工作时钟频率为180 MHz时,延时小于5ms,可满足系统的实时性要求。 展开更多
关键词 遥感图像 高分辨 FPGA
在线阅读 下载PDF
一种抗辐射16位25 MS/s流水线ADC
9
作者 周晓丹 苏晨 +6 位作者 刘涛 付东兵 王健安 陈光炳 李强 刘杰 郭刚 《电子科技大学学报》 北大核心 2025年第1期1-7,共7页
设计了一款抗辐射16位25 MS/s流水线型模数转换器(ADC)。根据电容失配等因素确定了第一级4位的流水线结构,并设计了改进的自举开关来提高采样线性度。为了降低系统功耗,设计了一种开关电容动态偏置电路,通过减小放大器的平均电流来降低... 设计了一款抗辐射16位25 MS/s流水线型模数转换器(ADC)。根据电容失配等因素确定了第一级4位的流水线结构,并设计了改进的自举开关来提高采样线性度。为了降低系统功耗,设计了一种开关电容动态偏置电路,通过减小放大器的平均电流来降低ADC的系统功耗。为了满足抗辐射的要求,针对电离总剂量效应和单粒子闩锁效应的机理,对电路进行抗辐射加固设计。该款抗辐射ADC在0.18μm CMOS工艺上进行制造,转换器的芯片面积为2.5 mm^(2),经过辐射试验后,在采样率25 MHz、1.8 V电源电压和30.1 MHz正弦输入的条件下,ADC的信噪比(SNR)达到了76.7 dBFS,无杂散动态范围(SFDR)为95.1 dBFS,功耗为38.76 mW,抗辐射能力达到电离总剂量100 Krad(Si)和单粒子闩锁阈值75 MeV·cm^(2)/mg,可满足空间环境的使用要求。 展开更多
关键词 模数转换器 流水线 信噪比 无杂散动态范围 抗辐射
在线阅读 下载PDF
一体化红外成像系统中的红外图像处理SoC设计
10
作者 邓军 黄晓宗 +7 位作者 陈霜 张浪 付驿如 陶毅 陈相洪 陶家园 李健壮 黄文刚 《半导体光电》 北大核心 2025年第3期464-469,共6页
随着红外成像技术在夜间监控、工业检测等领域的广泛应用,对红外成像系统提出了一体化应用需求。文章设计了一款面向红外成像系统一体化应用的红外图像处理系统级芯片(SoC),该芯片集成了CPU、红外图像处理协处理器及专用外设控制接口等... 随着红外成像技术在夜间监控、工业检测等领域的广泛应用,对红外成像系统提出了一体化应用需求。文章设计了一款面向红外成像系统一体化应用的红外图像处理系统级芯片(SoC),该芯片集成了CPU、红外图像处理协处理器及专用外设控制接口等,可单片实现红外探测器控制、红外图像采集、自适应非均匀校正、自适应盲元识别补偿、图像增强等实时图像处理,从而简化了红外成像系统中的红外探测信号处理系统结构,降低了其功耗和成本,为红外成像系统一体化设计的实现奠定技术基础。芯片采用40 nm CMOS工艺实现,尺寸为4000μm×6800μm。测试结果表明,经过该芯片处理后,图像非均匀性和盲元率可分别降低到0.14%和0.19%,红外图像处理效果满足预期要求。 展开更多
关键词 红外图像 红外图像处理 系统级芯片
原文传递
面向工控MCU的超越函数单元设计
11
作者 宋敏特 刘楠 +5 位作者 茹占强 殷志珍 丁朋 王争光 程素珍 宋贺伦 《中国科学院大学学报(中英文)》 北大核心 2025年第2期260-267,共8页
设计一种基于数字迭代算法的多线程、高性能、可配置的超越函数的硬件单元,支持正余弦、反正切、求模长、指数和对数的计算,可配置4~24 bit定点小数精度。该设计使用SMIC 40 nm eFlash平台的标准单元库进行综合,最终实现了200 MHz的时... 设计一种基于数字迭代算法的多线程、高性能、可配置的超越函数的硬件单元,支持正余弦、反正切、求模长、指数和对数的计算,可配置4~24 bit定点小数精度。该设计使用SMIC 40 nm eFlash平台的标准单元库进行综合,最终实现了200 MHz的时钟频率,面积为301074μm^(2)。 展开更多
关键词 超越函数 加速器 控制算法 数字迭代算法 CORDIC
在线阅读 下载PDF
基于AHB总线的全双工DMA控制器设计 被引量:1
12
作者 陈逸风 高树静 +2 位作者 秋小强 高丽江 杨海钢 《电子设计工程》 2025年第10期1-5,共5页
为提高可重构片上系统(SoC)的启动速度,降低嵌入式可重构阵列(eFPGA)的配置时间,针对现有基于AHB总线的直接内存存取(DMA)控制器不能同时执行读写操作的问题,设计并实现了基于AHB总线可以同时读写的全双工DMA控制器。该DMA控制器通过两... 为提高可重构片上系统(SoC)的启动速度,降低嵌入式可重构阵列(eFPGA)的配置时间,针对现有基于AHB总线的直接内存存取(DMA)控制器不能同时执行读写操作的问题,设计并实现了基于AHB总线可以同时读写的全双工DMA控制器。该DMA控制器通过两个精简AHB Master分离AHB总线读写通道,实现DMA控制器的并行读写操作。该控制器支持突发传输和多种传输位宽,支持链表结构实现非连续物理内存区域传输,进一步提高了设计的通用性。仿真结果表明,在可重构SoC应用中,相比于半双工DMA控制器,该DMA控制器可以实现更快的码流搬运速度,配置时间缩短约55%,综合面积减少约19.6%。 展开更多
关键词 DMA控制器 可重构SoC 集成电路设计 AHB总线 并行传输
在线阅读 下载PDF
基于UCIe的一种低延时Chiplet接口设计 被引量:1
13
作者 秦和洋 唐磊 +1 位作者 匡乃亮 梁勇 《微电子学与计算机》 2025年第3期110-116,共7页
近年来,芯粒作为通过工艺改进来解决摩尔定律失效的一种方法被越来越多的人关注。通用芯粒互连协议(Universal Chiplet Interconnect Express,UCIe)的提出为芯粒之间的互连接口标准提供了解决方案。由于在UCIe有大量的协议判断的信号,... 近年来,芯粒作为通过工艺改进来解决摩尔定律失效的一种方法被越来越多的人关注。通用芯粒互连协议(Universal Chiplet Interconnect Express,UCIe)的提出为芯粒之间的互连接口标准提供了解决方案。由于在UCIe有大量的协议判断的信号,会造成一些额外的延时,会影响在各个芯粒之间的传输效率。为此,通过优化UCIe协议,将协议层设置为默认的PCIe协议,使得两个支持PCIe接口的芯粒直接进行数据传输。采用硬件描述语言Verilog HDL设计并实现了该结构。仿真结果表明,在整个结构正常运行过程中,改进后的结构展现出了更加优异的性能,协议层可以降低大约90%的延时。 展开更多
关键词 芯粒 UCIe PCIE 原型验证
在线阅读 下载PDF
应用于边缘端视觉感知系统的低功耗片上缓冲存储器
14
作者 陈漠 张静 +2 位作者 王艳蓉 麦麦提·那扎买提 乔飞 《电子与信息学报》 北大核心 2025年第9期3116-3125,共10页
视觉感知系统通过算法提取信息,但其能效受限于感知过程中数据转换与搬移的功耗开销。采用片上缓存实现边缘端系统中数据的存储与交互,通过减少对冗余信息的传输与搬运过程中的功耗,可有效降低系统的整体功耗。该研究提出了一种面向边... 视觉感知系统通过算法提取信息,但其能效受限于感知过程中数据转换与搬移的功耗开销。采用片上缓存实现边缘端系统中数据的存储与交互,通过减少对冗余信息的传输与搬运过程中的功耗,可有效降低系统的整体功耗。该研究提出了一种面向边缘计算的低功耗片上缓冲存储器(Cache)设计方案。该方案基于静态随机存取存储器(SRAM)单元,根据系统中二值神经网络层间数据量峰值,将缓存容量定制为40.5 kbit,集成在芯片内,专用于存储视觉感知系统的神经网络层间数据。针对传统单体式片上缓存功耗过高的问题,该方案采用分块式存储架构,依据二值神经网络最大池化层输出特征,将缓存阵列划分为8个独立可关断的72×72位子阵列。通过分块存储机制,数据存取过程中的动态功耗得到了有效降低。同时,该文进一步提出动态存储控制策略,利用卷积运算时层间数据量逐层递减的特性,在存取第2层卷积数据时,仅激活必要子阵列,由存储控制模块动态关闭未使用区块,实现功耗深度优化。在TSMC 180 nm CMOS工艺下仿真,结果表明时钟频率在10 MHz时,相较于单一式架构,分块式缓存在存储第1层卷积数据时,读写动态功耗降低64.97%;结合动态存储控制策略后,存储第2层卷积数据时的读写动态功耗进一步降低52.9%。该设计为边缘端视觉感知系统提供了高能效的片上存储解决方案。 展开更多
关键词 片上缓冲存储器 低功耗设计 静态随机存取存储器
在线阅读 下载PDF
贝叶斯优化驱动的粗粒度可重构密码逻辑阵列设计空间探索方法
15
作者 蒋丹萍 戴紫彬 +2 位作者 刘燕江 周朝旭 宋晓玉 《电子与信息学报》 北大核心 2025年第11期4482-4492,共11页
由于粗粒度可重构密码逻辑阵列(CGRCA)的设计空间规模巨大,导致设计评估耗时长,手工探索优化解的质量不高且搜索效率较低。为此,该文面向CGRCA架构的高维空间、多目标优化特性,提出了基于贝叶斯优化的多目标设计空间探索方法,在平衡吞... 由于粗粒度可重构密码逻辑阵列(CGRCA)的设计空间规模巨大,导致设计评估耗时长,手工探索优化解的质量不高且搜索效率较低。为此,该文面向CGRCA架构的高维空间、多目标优化特性,提出了基于贝叶斯优化的多目标设计空间探索方法,在平衡吞吐量、面积和FU利用率的同时提升解的质量。首先,该方法利用知识感知的无监督学习采样策略获得初始样本,确保初始样本的代表性与多样性。其次,建立快速评估模型对样本进行量化评估,缩短评估性能的时长。再者,设计自适应的多采集函数并建立基于贪心的混合代理模型,提出多目标贝叶斯优化方法来搜索最优的CGRCA架构,提升搜索效率和通用性。实验结果表明,该文提出的设计空间探索方法较其他设计空间探索方法,与参考集的平均距离(ADRS)至多降低34.9%,超体积提升28.7%,吞吐量提升29.9%,面积减少6.0%,FU利用率提升11.6%,并且展现出优异的跨算法稳定性。 展开更多
关键词 粗粒度可重构密码逻辑阵列 设计空间探索 贝叶斯优化 随机森林 神经网络
在线阅读 下载PDF
高能效CNN加速器设计
16
作者 喇超 李淼 +1 位作者 张峰 张翠婷 《计算机科学与探索》 北大核心 2025年第9期2520-2531,共12页
当前,卷积神经网络(CNN)被广泛应用于图片分类、目标检测与识别以及自然语言理解等领域。随着卷积神经网络的复杂度和规模不断增加,对硬件部署带来了极大的挑战,尤其是面对嵌入式应用领域的低功耗、低时延需求,大多数现有平台存在高功... 当前,卷积神经网络(CNN)被广泛应用于图片分类、目标检测与识别以及自然语言理解等领域。随着卷积神经网络的复杂度和规模不断增加,对硬件部署带来了极大的挑战,尤其是面对嵌入式应用领域的低功耗、低时延需求,大多数现有平台存在高功耗、控制复杂的问题。为此,以优化加速器能效为目标,对决定系统能效的关键因素进行分析,以缩放计算精度和降低系统频率为主要出发点,研究极低比特下全网络统一量化方法,设计一种高能效CNN加速器MSNAP。该加速器以1比特权重和4比特激活值的轻量化计算单元为基础,构建了128×128空间并行加速阵列结构,由于空间并行度高,整个系统采用低运行频率。同时,采用权重固定、特征图广播的数据传播方式,有效减少权重、特征图的数据搬移次数,达到降低功耗、提高系统能效比的目的。通过22 nm工艺流片验证,结果表明,在20 MHz频率下,峰值算力达到10.54 TOPS,能效比达到64.317 TOPS/W,相较同类型加速器在采用CIFAR-10数据集的分类网络中,该加速器能效比有5倍的提升。部署的目标检测网络YOLO能够达到60 FPS的检测速率,完全满足嵌入式应用需求。 展开更多
关键词 加速器 卷积神经网络(CNN) 轻量化神经元计算单元(NCU) MSNAP 分支卷积量化(BCQ)
在线阅读 下载PDF
面向在轨卫星的超缓存容量FPGA重构系统设计
17
作者 李太平 刘彬 +3 位作者 李昆吉 王媛媛 付春鑫 张志笪 《航天器工程》 北大核心 2025年第5期98-103,共6页
针对在轨卫星硬件无法更改、随机存取存储器(RAM)有限的情况,设计一种重构系统,对超缓存容量上注的FPGA程序进行分批次管理,利用现有RAM资源对每批次上注的编程数据进行校验,在发生错误时上注重传。完成单批次上注后,写入单向NAND Flash... 针对在轨卫星硬件无法更改、随机存取存储器(RAM)有限的情况,设计一种重构系统,对超缓存容量上注的FPGA程序进行分批次管理,利用现有RAM资源对每批次上注的编程数据进行校验,在发生错误时上注重传。完成单批次上注后,写入单向NAND Flash,清空RAM区域,准备下一批次的写入。通过多批次上注,在Flash中构建完整的重构编程数据,最终通过对Flash一次单向读取实现对FPGA成功编程。地面测试和在轨应用结果表明:该设计可用于在轨卫星FPGA重构,能够解决在轨卫星重构编程数据超缓存容量的难题。 展开更多
关键词 在轨卫星 在轨重构系统 超缓存容量 分块传输 上注重传
在线阅读 下载PDF
星载抗辐射多频多模导航器件SEE实验方法
18
作者 赵诣 李立广 +2 位作者 钟小荣 王康 董启甲 《电子器件》 2025年第2期237-242,共6页
星载抗辐射多频多模导航器件单粒子效应(SEE)数据获取为器件能否在轨可靠使用提供重要参考。在介绍公司自研导航器件组成结构和抗辐照加固设计的基础上,通过设计专用试验板,在FPGA上进行DFT-SCAN、MBIST向量测试。利用重离子加速器完成... 星载抗辐射多频多模导航器件单粒子效应(SEE)数据获取为器件能否在轨可靠使用提供重要参考。在介绍公司自研导航器件组成结构和抗辐照加固设计的基础上,通过设计专用试验板,在FPGA上进行DFT-SCAN、MBIST向量测试。利用重离子加速器完成空间单粒子辐照的地面模拟实验,以此确定导航器件的单粒子数据。通过实验数据计算得到导航器件SEE指标数据:抗单粒子锁定LET≥81.4 MeV·cm^(2)/mg,在GEO轨道、ADAMS 90%最坏环境模型、3 mm Al屏蔽条件下,器件SCAN链模式单粒子翻转概率为6.80×10^(-8)次/(天·位),SRAM模式单粒子翻转概率为5.61×10^(-11)次/(天·位),单粒子功能中断概率为5.75×10^(-5)次/(天·器件),为在轨航天器导航接收机使用提供依据和参考。 展开更多
关键词 导航器件 单粒子锁定 单粒子翻转 单粒子功能中断 导航接收机
在线阅读 下载PDF
一款0.1 GHz~3.0 GHz线性功率放大器芯片设计
19
作者 汪江涛 陈晓宇 +2 位作者 刘帅 蔡道民 吴磊 《中国新技术新产品》 2025年第20期1-4,共4页
本文利用0.35μm砷化镓增强型赝配高电子迁移率晶体管(Gallium Arsenide Enhancement-mode Pseudomorphic High Electron Mobility Transistor,GaAs E-PHEMT)工艺,研制了一款线性功率放大器芯片。使用堆叠场效应晶体管(Stacked Field-Ef... 本文利用0.35μm砷化镓增强型赝配高电子迁移率晶体管(Gallium Arsenide Enhancement-mode Pseudomorphic High Electron Mobility Transistor,GaAs E-PHEMT)工艺,研制了一款线性功率放大器芯片。使用堆叠场效应晶体管(Stacked Field-Effect Transistor,Stacked-FET)结构保证电路的增益和功率指标;采用源极负反馈、最佳偏置等技术实现高线性指标;芯片集成了有源偏置电路,温度稳定性更好。芯片的测试结果表明,功率放大器小信号增益>18 dB,P_(-1)>30 dBm,OIP_(3)>45 dBm。 展开更多
关键词 功率放大器 高线性 有源偏置 负反馈 Stacked-FET
在线阅读 下载PDF
ReHuff:基于ReRAM的Huffman编码硬件结构设计
20
作者 郑道文 周一开 +2 位作者 唐忆滨 刘博生 武继刚 《计算机工程与科学》 北大核心 2025年第6期988-997,共10页
随着数据量在深度学习等各种应用场景中的迅速增大,通信和存储的硬件开销显著增加。在此背景下,压缩方法的重要性日益提升。哈夫曼编码是目前具备代表性且广泛应用的压缩方法之一,其特点是在不损害数据完整性的前提下,有效压缩数据并节... 随着数据量在深度学习等各种应用场景中的迅速增大,通信和存储的硬件开销显著增加。在此背景下,压缩方法的重要性日益提升。哈夫曼编码是目前具备代表性且广泛应用的压缩方法之一,其特点是在不损害数据完整性的前提下,有效压缩数据并节省存储空间。然而,由于分层内存存储的限制,哈夫曼编码在传统硬件中的解决方案面临着高延迟和高能耗的挑战。提出了一种名为ReHuff的硬件架构,利用阻变随机存储器(ReRAM)实现在内存中直接进行哈夫曼编码。设计了基于ReRAM的哈夫曼编码映射方法,以提取有效数据。针对映射过程中存在的变长编码数据与定长ReRAM块之间的匹配问题,提出了适应架构设计的双阶段变长数据选择与分割方法,整合变长输出以节省能耗并提升ReRAM的利用效率。仿真结果表明,所提出的设计方案的性能与能耗表现均优于代表性基准,在性能方面提高了18.6倍,在能耗方面降低了82.4%。 展开更多
关键词 哈夫曼编码 数据压缩 阻变随机存储器 加速器设计 数据映射
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部