期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到150篇文章
< 1 2 … 8 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
含F栅介质的Fowler-Nordheim效应 被引量：4
1
作者 张国强 严荣良 +2 位作者 余学锋 高剑侠 任迪远 《Journal of Semiconductors》 EI CAS CSCD 北大核心 1998年第8期615-619,共5页
本文建立了一套用于ＭＯＳ电容热载流子损伤研究的自动测试分析系统，用高频和准静态Ｃ－Ｖ技术，分析研究了栅介质中Ｆ离子的引入所具有的抑制Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ高场应力损伤的特性，对Ｆ离子和高场应力作用机制进行了讨论．
关键词 大规模集成电路 栅介质 F-N效应 测试
在线阅读 下载PDF
边界扫描测试优化算法——极小权值-极大相异性算法 被引量：9
2
作者 胡政 钱彦岭 温熙森 《测控技术》 CSCD 2000年第9期9-11,共3页
IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上 ,提出了一种极小权值 ... IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上 ,提出了一种极小权值 极大相异性算法。该算法可以在确定边界扫描测试向量集的紧凑性指标的前提下 ,生成故障诊断能力相当优化的测试向量集。仿真试验表明 ,该算法的性能优于现有的类似算法。 展开更多
关键词 VLSI 边界扫描 测试 优化算法 IEEE1149.1
在线阅读 下载PDF
带时间参数的测试产生 被引量：3
3
作者 李华伟 李忠诚 闵应骅 《计算机学报》 EI CSCD 北大核心 1999年第4期390-394,共5页
时延测试对于高速集成电路非常重要．本文介绍一个带时间参数的时延测试产生系统．该系统使用一个时刻逻辑值表来表示一个波形，并将输入波形限制为只有唯一的一个输入在0时刻有跳变，其它输入为稳定的0或1，从而实现了波形敏化条件下... 时延测试对于高速集成电路非常重要．本文介绍一个带时间参数的时延测试产生系统．该系统使用一个时刻逻辑值表来表示一个波形，并将输入波形限制为只有唯一的一个输入在0时刻有跳变，其它输入为稳定的0或1，从而实现了波形敏化条件下的时延测试产生．与以往的不考虑时间因素的时延测试产生系统相比，带时间参数的测试产生提高了故障覆盖率，并且更接近于电路的实际． 展开更多
关键词 时间参数 测试产生 波形敏化 VLSI 集成电路
在线阅读 下载PDF
微细图形几何尺寸测量的实验研究 被引量：3
4
作者 李庆祥 王伯雄 +1 位作者 薛实福 徐毓娴 《计量学报》 CSCD 1993年第4期241-246,共6页
微细图形的几何尺寸测量是影响大规模集成电路生产效率和质量的重要问题。作者等在DXY-1型线宽轮廓测量仪上对与微细图形几何尺寸测量精度有关的因素进行了实验研究。实验结果表明,该仪器的重复测量精度优于±0.005μm,对比测量偏... 微细图形的几何尺寸测量是影响大规模集成电路生产效率和质量的重要问题。作者等在DXY-1型线宽轮廓测量仪上对与微细图形几何尺寸测量精度有关的因素进行了实验研究。实验结果表明,该仪器的重复测量精度优于±0.005μm,对比测量偏差△≤0.02μm。 展开更多
关键词 图形 线宽 测量 集成电路
在线阅读 下载PDF
MOS器件热载流子效应的测试方法 被引量：3
5
作者 张卫东 汤玉生 郝跃 《西安电子科技大学学报》 EI CAS CSCD 北大核心 1997年第4期509-514,共6页
对当前ＭＯＳ器件中应用广泛的两种热载流子效应测试方法及其应用进行了详细论述．
关键词 MOSFET 热载流子 测试 VLSI
在线阅读 下载PDF
混合技术电路板簇测试的多边界扫描链优化配置 被引量：2
6
作者 刘冠军 温熙森 +1 位作者 曾芷德 易晓山 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2000年第10期792-795,共4页
由边界扫描器件和非边界扫描器件组装的混合技术电路板将在今后相当长时间内广泛存在 ,板中由非边界扫描器件组成的簇的测试是边界扫描测试领域重要而富有实际价值的问题 .为减少其测试时间 ,基于贪婪策略和单扫描链最优排序技术 ,提出... 由边界扫描器件和非边界扫描器件组装的混合技术电路板将在今后相当长时间内广泛存在 ,板中由非边界扫描器件组成的簇的测试是边界扫描测试领域重要而富有实际价值的问题 .为减少其测试时间 ,基于贪婪策略和单扫描链最优排序技术 ,提出了一种多边界扫描链优化配置技术 .经实例验证表明 ,该技术可以有效地减少混合技术电路板簇测试时间 。 展开更多
关键词 边界扫描 簇测试 混合技术电路板 VLSI
在线阅读 下载PDF
基于模块化结构的N位加法器的测试生成 被引量：4
7
作者 曾平英 毛志刚 叶以正 《微电子学》 CAS CSCD 北大核心 1998年第6期396-400,411,共6页
针对单个ｓｔｕｃｋ－ａｔ故障，研究了Ｎ位加法器的测试矢量生成问题。对于行波进位加法器，只需８个测试矢量就可得到１００％的故障覆盖率；对于Ｎ位先行进位加法器，只需Ｎ２＋２Ｎ＋３个测试矢量即可得到１００％的故障覆盖率。
关键词 大规模集成电路 测试生成 VLSI
在线阅读 下载PDF
基于FAN算法的测试产生系统及实验研究 被引量：4
8
作者 李忠诚 闵应骅 《计算机辅助设计与图形学学报》 EI CSCD 1990年第2期59-68,共10页
本文详细介绍了一个基于FAN算法的测试产生系统的实现以及利用该系统得到的一些有意义的实验结果。
关键词 VLSI 集成电路 FAN算法 测试
在线阅读 下载PDF
发射光谱法测定五种高纯试剂中的金属杂质 被引量：1
9
作者 王春梅 吴琼 +1 位作者 张淑珍 朱春富 《半导体技术》 CAS CSCD 北大核心 1998年第5期47-50,共4页
采用等离子体发射光谱法和交流电弧发射光谱法相互配合测定了５种ＩＣ用高纯试剂过氧化氢、双氧水、硝酸、盐酸和氢氟酸中的１７种杂质元素的含量。采用络合剂和富集技术，研究了降低空白和降低检测限的措施，检测限均达到ｎ×１０... 采用等离子体发射光谱法和交流电弧发射光谱法相互配合测定了５种ＩＣ用高纯试剂过氧化氢、双氧水、硝酸、盐酸和氢氟酸中的１７种杂质元素的含量。采用络合剂和富集技术，研究了降低空白和降低检测限的措施，检测限均达到ｎ×１０－１０。 展开更多
关键词 双氧水 氢氟酸 硝酸 发射光谱 LSIC VLSIC
在线阅读 下载PDF
超大规模集成电路的无损内窥显微分层体视检测 被引量：1
10
作者 胡问国 李萍 +5 位作者 徐晓华 李亚文 肖玲 周开邻 朱世秋 Э.И.РАУ 《电子显微学报》 CAS CSCD 1998年第5期682-682,共1页
当今世界已进入信息时代。信息时代的主要基础是计算机、通讯和自动化设备及其软件。而这些设备又是以微电子器件为基础。面对信息爆炸时代，每日每时都在产生着的数量巨大的信息，需要对其进行处理、传输、存储、显示、打印和应用，这... 当今世界已进入信息时代。信息时代的主要基础是计算机、通讯和自动化设备及其软件。而这些设备又是以微电子器件为基础。面对信息爆炸时代，每日每时都在产生着的数量巨大的信息，需要对其进行处理、传输、存储、显示、打印和应用，这就需要研制和生产集成度更高的集成电... 展开更多
关键词 超大规模 集成电路 无损检测 显微分层体视
在线阅读 下载PDF
CLA加法器混合式BIST方案 被引量：1
11
作者 曾平英 毛志刚 叶以正 《电子学报》 EI CAS CSCD 北大核心 1999年第5期108-110,共3页
本文以先行进位加法器为例，将确定性测试方法与伪随机测试方法相结合，提出了实现内建自测试电路中测试生成器的、在测试时间和测试电路硬件开销之间取得折衷的几种方案．最后，比较并分析了所得结果．
关键词 内建自测试 确定性测试 VLSI BIST CLA加法器
在线阅读 下载PDF
并行BIST可测性设计 被引量：1
12
作者 叶波 郑增钰 《固体电子学研究与进展》 CAS CSCD 北大核心 1996年第2期150-153,共4页
提出了ＢＩＳＴ的并行结构，分析了其工作原理。实验结果表明，该方法的测试速度比一般ＢＩＳＴ的速度快Ｋ倍（Ｋ为并行度），而硬件花费与一般ＢＩＳＴ结构相当。
关键词 BIST 并行结构 并行度 VLSI 测试 设计
在线阅读 下载PDF
组合电路门时滞故障的可测性分析 被引量：3
13
作者 王勇 《电子科技大学学报》 EI CAS CSCD 北大核心 1999年第1期58-61,共4页
根据时滞故障测试的特点，定义了一种门时滞故障的可测性测度（即上升沿和下降沿门时滞故障的可控制性和可观测性），并提出了相应的计算方法，为基于门时滞故障的电路可测性论计提供了理论依据。
关键词 门时滞故障 可测性测度 可控制性 可观测性 VLSI
在线阅读 下载PDF
特大规模组合电路测试数据产生方法研究 被引量：2
14
作者 曾芷德 《系统工程与电子技术》 EI CSCD 1999年第6期1-5,共5页
针对特大规模组合电路和全扫描设计电路提出了一种高速测试生成方法。该方法采用有限回溯测试模式产生方法生成测试码，采用ｎ（机器字长）个测试码并行的单故障传播方法模拟验证测试覆盖。测试生成与故障模拟为ｎ对１紧耦合集成方式。... 针对特大规模组合电路和全扫描设计电路提出了一种高速测试生成方法。该方法采用有限回溯测试模式产生方法生成测试码，采用ｎ（机器字长）个测试码并行的单故障传播方法模拟验证测试覆盖。测试生成与故障模拟为ｎ对１紧耦合集成方式。该方法运行１０个Ｂｅｎｃｈｍａｒｋ电路，取得了低测试长度、高故障覆盖、高效率的良好效果。 展开更多
关键词 电路可靠性 测试技术 故障模拟 VLSI 组合电路
在线阅读 下载PDF
广域继电保护及其故障元件判别分析 被引量：5
15
作者 李琪 赵雯莉 +1 位作者 任凯 季亮 《自动化应用》 2013年第11期78-79,共2页
对广域继电保护的故障进行分析,并提出解决措施和办法。
关键词 继电保护 故障区域 识别方法
在线阅读 下载PDF
数模混合信号测试总线——IEEE P1149.4 被引量：3
16
作者 胡政 温熙森 杨拥民 《微电子测试》 1997年第2期40-43,共4页
为了解决模拟和数模混合电路芯片可测性设计问题,IEEE成立了IEEE P1149.4工作组。本文介绍了IEEE P1149.4数模混合信号测试总线的基本结构,以及应用该总线对模拟器件进行测试的方法。
关键词 VLSI 可测性 总线 IEEEP11K49.4
在线阅读 下载PDF
可测试性设计的JTAG方法 被引量：1
17
作者 沈绪榜 《小型微型计算机系统》 CSCD 北大核心 1991年第1期10-18,共9页
本文将从边界扫描路径,测试体系结构,测试状态定义,测试指令安排与板级测试策略五个方面,介绍VLSI电路可测试性设计的JTAG方式.
关键词 VLSI 集成电路 可测试性 JTAG法
在线阅读 下载PDF
特大规模组合电路高速测试生成系统ATGTA-1 被引量：1
18
作者 曾芷德 《国防科技大学学报》 EI CAS CSCD 1999年第2期37-41,共5页
针对特大规模组合电路和全扫描设计电路提出了一种高速测试生成方法，并建成了相应的测试生成系统ＡＴＧＴＡ－１。该系统采用有限回溯测试模式产生方法生成测试码，采用ｎ（机器字长）个测试码并行的单故障传播方法模拟验证测试覆盖。... 针对特大规模组合电路和全扫描设计电路提出了一种高速测试生成方法，并建成了相应的测试生成系统ＡＴＧＴＡ－１。该系统采用有限回溯测试模式产生方法生成测试码，采用ｎ（机器字长）个测试码并行的单故障传播方法模拟验证测试覆盖。测试生成与故障模拟为ｎ对１紧耦合集成方式。该系统运行１０个Ｂｅｎｃｈｍａｒｋ电路，取得了低测试长度、高故障覆盖、高效率的良好效果。 展开更多
关键词 VLSI 组合电路 测试生成系统 ATGTA-1
在线阅读 下载PDF
超高速VLSI中多晶硅发射极晶体管串联电阻的测量
19
作者 赵宝瑛 何美华 +1 位作者 罗葵 张利春 《电子学报》 EI CAS CSCD 北大核心 1996年第5期87-91,共5页
本文对目前流行的测量晶体管串联电阻的常规方法进行了理论分析和实验验证，结果表明，用常规方法测量多晶硅发射极晶体管串联电阻的误差很大。这里提出了一套测量晶体管串联电阻的新方法。新方法克服了常规方法的困难，满足了测量多晶... 本文对目前流行的测量晶体管串联电阻的常规方法进行了理论分析和实验验证，结果表明，用常规方法测量多晶硅发射极晶体管串联电阻的误差很大。这里提出了一套测量晶体管串联电阻的新方法。新方法克服了常规方法的困难，满足了测量多晶硅发射极晶体管串联电阻的要求。 展开更多
关键词 多晶硅发射极 VLSI 晶体管 串联电阻 测量
在线阅读 下载PDF
支持JTAG协议的芯片测试时钟的解决方案
20
作者 赵冰茹 陈小铁 沈绪榜 《微电子学与计算机》 CSCD 北大核心 2001年第2期7-10,共4页
控制系统时钟激励信号的正确打入是芯片内测试的关键所在。以 JTAG协议为基础，文章介绍了芯片时钟端口的设计方法以及对芯片进行内测试时外部时钟信号的控制方法。最后，文章提出了一种应用于多相时钟芯片的测试规则，满足测试对时序... 控制系统时钟激励信号的正确打入是芯片内测试的关键所在。以 JTAG协议为基础，文章介绍了芯片时钟端口的设计方法以及对芯片进行内测试时外部时钟信号的控制方法。最后，文章提出了一种应用于多相时钟芯片的测试规则，满足测试对时序的要求。 展开更多
关键词 JTAG协议 系统逻辑 时钟端口 芯片 系统时钟 测试 超大规模集成电路
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 8 下一页 到第 页
使用帮助 返回顶部