期刊文献+
共找到2,874篇文章
< 1 2 144 >
每页显示 20 50 100
多核微处理器EDAC与位交织加固存储系统单粒子翻转特性分析 被引量:1
1
作者 池雅庆 胡春媚 +2 位作者 陈建军 梁斌 陈小文 《微电子学与计算机》 2025年第1期110-116,共7页
纠检错结合位交织作为主流的大容量片上存储器抗单粒子翻转加固方法,广泛应用于面向恶劣环境的先进微处理器中。基于高LET重离子辐照试验,探究某多核微处理器中EDAC与位交织加固存储系统的单粒子翻转特性,首次发现其SEU来源于加速器重... 纠检错结合位交织作为主流的大容量片上存储器抗单粒子翻转加固方法,广泛应用于面向恶劣环境的先进微处理器中。基于高LET重离子辐照试验,探究某多核微处理器中EDAC与位交织加固存储系统的单粒子翻转特性,首次发现其SEU来源于加速器重离子试验时多个离子轰击造成的多位翻转影响到了同一个逻辑地址。建立了纠一检二与位交织存储系统SEU截面解析模型,符合测试结果。模型分析表明缩短SRAM刷新周期和减少EDAC数据位宽都能增强EDAC和位交织加固方法的抗MBU能力。 展开更多
关键词 EDAC SEC-DED 位交织 单粒子翻转 SRAM
在线阅读 下载PDF
一种新型的高性能CPU时钟树自适应优化策略
2
作者 樊凌雁 张哲 +2 位作者 黄灿坤 骆建平 刘海銮 《电子与信息学报》 北大核心 2025年第4期1192-1201,共10页
该文基于精简指令集系统(RISC-V)架构提出了一种新型的自适应全流程(ADFF)时钟树优化方法,高效利用有用偏差(useful skew)来优化高性能CPU时钟树,以满足市场对芯片高性能和低功耗的双重需求。针对时钟树,通过选择关键路径并结合理论延... 该文基于精简指令集系统(RISC-V)架构提出了一种新型的自适应全流程(ADFF)时钟树优化方法,高效利用有用偏差(useful skew)来优化高性能CPU时钟树,以满足市场对芯片高性能和低功耗的双重需求。针对时钟树,通过选择关键路径并结合理论延迟和缓冲器制造有用偏差,采用循环迭代的方式,在不同流程自适应修复常规流程无法解决的建立时间违例(setup violation)和保持时间违例(hold violation)。为了在提升性能的同时,最大限度降低功耗,该文对加入的延迟单元进行合并(merge)处理,实现功耗与时序的联合优化。最后采用RISC_V CPU核进行验证,研究结果表明,在确保合理功耗的基础上,所提方法显著改善了时序情况,总时序裕量违例几乎完全消除。 展开更多
关键词 时钟树 有用偏差 自适应 时间违例 联合优化
在线阅读 下载PDF
一种高精度低噪声集成运算放大器
3
作者 潘婷 付玉 +1 位作者 马奎 杨发顺 《半导体技术》 北大核心 2025年第10期1020-1032,共13页
采用国内40 V双极型工艺设计了一种高精度、低噪声运算放大器。电路采用三级运算放大器结构,偏置电路采用正温度系数(PTAT)电流源,使输入级的跨导恒定;输入级采用双对管结构,在增大输入阻抗的同时降低了噪声,采用基极电流补偿电路来减... 采用国内40 V双极型工艺设计了一种高精度、低噪声运算放大器。电路采用三级运算放大器结构,偏置电路采用正温度系数(PTAT)电流源,使输入级的跨导恒定;输入级采用双对管结构,在增大输入阻抗的同时降低了噪声,采用基极电流补偿电路来减小运算放大器的输入偏置电流;增益级选用结型场效应晶体管(JFET)放大电路,减小了输入级的负载效应,提高了电路精度。此外,在电路中加入了大量的修调电阻,对电路的失调电压、输入偏置电流和各级尾电流进行修调。选取修调后的3000颗芯片进行测试,结果表明:输入失调电压均值为34.01μV,输入失调电流均值为0.982 nA,输入偏置电流均值为0.681 nA,开环电压增益均值为130.817 dB,共模抑制比均值为154.239 dB,电源电流均值为0.723 mA。 展开更多
关键词 高精度 低噪声 偏置电路 失调电压 双极型工艺
原文传递
一种高速且输出摆幅可调的SubLVDS发送端电路
4
作者 王巍 穆春霖 +2 位作者 金蔚然 王书星 杨龙 《微电子学与计算机》 2025年第6期146-154,共9页
超低压差分信号是实现芯片内外数据高速串行传输的有效方式。传统电路无法在同一电压下调整差分输出摆幅来满足不同的应用情况。为了解决传统技术差分输出信号摆幅无法改变的问题,设计了一种输出摆幅可调的低压差分信号发送端电路。该... 超低压差分信号是实现芯片内外数据高速串行传输的有效方式。传统电路无法在同一电压下调整差分输出摆幅来满足不同的应用情况。为了解决传统技术差分输出信号摆幅无法改变的问题,设计了一种输出摆幅可调的低压差分信号发送端电路。该电路采用双电流源结构,通过改变流过驱动器电路电流的大小,进而调整输出差分摆幅,可以在同一电源电压和共模电压下输出两种不同幅值的差分摆幅信号。仿真结果表明:在输入信号数据速率为2 Gbps时,该电路可以在两种摆幅模式下平稳切换,分别输出约±152 mV和±351 mV的差分信号摆幅,功耗约为9.1 mW,共模电压均约为0.955 V。 展开更多
关键词 超低压差分信号 串行传输 共模电压 差分摆幅
在线阅读 下载PDF
一种基于GABP神经网络的流水线ADC校准算法
5
作者 王巍 王书星 +2 位作者 杨龙 穆春霖 金蔚然 《微电子学与计算机》 2025年第5期123-129,共7页
流水线模数转换器(Pipeline ADC)的精度受到了多种非理想因素的显著影响,主要包括运放有限增益误差、比较器失调电压以及电容失配等。为了解决非理想因素造成的流水线模数转换器性能降低,以及单反向传播神经网络存在校准效率低、校准性... 流水线模数转换器(Pipeline ADC)的精度受到了多种非理想因素的显著影响,主要包括运放有限增益误差、比较器失调电压以及电容失配等。为了解决非理想因素造成的流水线模数转换器性能降低,以及单反向传播神经网络存在校准效率低、校准性能不佳等问题,提出了一种遗传算法优化反向传播神经网络的校准算法。该算法使用反向传播神经网络结合遗传算法的复合结构学习并提取流水线模数转换器数字输出中包含的误差特征,对流水线模数转换器进行校准。使用该算法对一个12 bit 160 MS/s流水线模数转换器进行了校准,仿真结果表明,校准后流水线模数转换器的有效位数由7.01 bit提升到10.97 dB,无动态杂散范围由38.22 dB提升到82.65 dB。 展开更多
关键词 流水线模数转换器 数字校准 神经网络 遗传算法
在线阅读 下载PDF
一种适用于锁相环的低失配电荷泵
6
作者 王巍 金蔚然 +2 位作者 穆春霖 杨龙 王书星 《微电子学与计算机》 2025年第7期149-155,共7页
电荷泵在锁相环环路中有着重要作用。较大的电流失配会对电路的参考杂散与噪声性能方面有着较大影响,从而导致锁相环整体性能恶化。提出了一种改进的适用于锁相环的低失配电荷泵电路。通过采用带跨导放大器补偿的高精度高输出电阻电流镜... 电荷泵在锁相环环路中有着重要作用。较大的电流失配会对电路的参考杂散与噪声性能方面有着较大影响,从而导致锁相环整体性能恶化。提出了一种改进的适用于锁相环的低失配电荷泵电路。通过采用带跨导放大器补偿的高精度高输出电阻电流镜,形成低压高输出阻抗的结构,能精确匹配充放电电流和扩大输出电压摆幅,有效减小电荷失配。使用带缓冲器的差分输出级,降低电荷注入和电荷共享所导致的抖动。仿真结果表明:在工作电压为1.8V、电荷泵电流为100μA、输出电压在0.3~1.4V的范围内时,电荷泵的电流失配小于0.058%。 展开更多
关键词 电荷泵 电流失配 锁相环
在线阅读 下载PDF
Flash开关单元编程及擦除阈值电压回归模型
7
作者 翟培卓 洪根深 +3 位作者 王印权 郑若成 谢儒彬 张庆东 《半导体技术》 北大核心 2025年第2期154-160,共7页
Flash开关单元是实现Flash型现场可编程门阵列(FPGA)的重要配置单元,具有可重构、集成度高、功耗低的优势。采用正交试验设计方法,进行了n型Flash开关单元编程及擦除试验,获取了Sense管和Switch管编程及擦除阈值电压,构建了Sense管编程... Flash开关单元是实现Flash型现场可编程门阵列(FPGA)的重要配置单元,具有可重构、集成度高、功耗低的优势。采用正交试验设计方法,进行了n型Flash开关单元编程及擦除试验,获取了Sense管和Switch管编程及擦除阈值电压,构建了Sense管编程阈值电压、Sense管擦除阈值电压、Switch管编程阈值电压、Switch管擦除阈值电压共四个回归模型。结果表明:所建立模型预测阈值电压的最大误差均不超过0.15 V,平均误差均不超过0.06 V,均具有较高的显著性,模型可信度高;Sense管和Switch管编程阈值电压与编程时间的对数、编程正压、编程负压分别呈线性关系,Sense管和Switch管擦除阈值电压与擦除时间的对数、擦除正压、擦除负压亦分别呈线性关系。回归模型可为Flash开关单元操作波形的设计和优化提供参考依据。 展开更多
关键词 正交试验 FLASH 开关单元 阈值电压 回归模型
原文传递
基于机器学习的功能覆盖率预测算法
8
作者 刘光宇 王艺洋 +2 位作者 林子明 李志强 梁利平 《湖南大学学报(自然科学版)》 北大核心 2025年第8期122-129,共8页
芯片规模的扩大及功能的不断加强,使得芯片验证难度呈几何级数递增.对于多组合激励的功能覆盖情况,传统通用做法是依照其不同使用场景,以分片或切片形式进行统计.此类方法操作简单,但难以在随机测试下对各个配置的组合情况进行完整覆盖... 芯片规模的扩大及功能的不断加强,使得芯片验证难度呈几何级数递增.对于多组合激励的功能覆盖情况,传统通用做法是依照其不同使用场景,以分片或切片形式进行统计.此类方法操作简单,但难以在随机测试下对各个配置的组合情况进行完整覆盖分析.针对该问题,提出了一种基于机器学习算法进行覆盖率快速收敛且通用性强的验证方法.该方法将各个配置激励按权重进行分解处理,对功能覆盖中的关键交叉仓进行观测,利用功能点分析不消耗仿真时间的特性,对数据集进行收集并训练,通过实际测试调整,实现了一种改进型的网络结构,可对各种激励组合情况进行覆盖率预测,并可挑选指定覆盖阈值的激励输入.仿真结果表明,与随机情况相比,该方法可显著降低仿真时间,并有效减少仿真资源占用;与其他网络结构相比,该网络收敛更为迅速,并可达到更高的预测精度. 展开更多
关键词 神经网络 功能覆盖率 随机测试 训练损失
在线阅读 下载PDF
面向标准单元布局的自适应加权平均线长模型
9
作者 迟元晓 王志君 +1 位作者 梁利平 邱昕 《湖南大学学报(自然科学版)》 北大核心 2025年第4期170-176,共7页
现有EDA工具通过在密度约束条件下使半周长线长(half-perimeter wirelength,HPWL)总和最小化方法来解决集成电路物理版图设计中标准单元的全局布局问题.然而,HPWL的不可导性使得基于梯度的先进求解方法无法直接应用于全局布局.因此,布... 现有EDA工具通过在密度约束条件下使半周长线长(half-perimeter wirelength,HPWL)总和最小化方法来解决集成电路物理版图设计中标准单元的全局布局问题.然而,HPWL的不可导性使得基于梯度的先进求解方法无法直接应用于全局布局.因此,布局中通常使用加权平均线长(weighted-average wirelength,WAWL)模型来近似HPWL,但无法兼顾平滑度和精度.因此,本文提出了一种改进的自适应加权平均线长(SaWAWL)模型,通过每条连线实际长度自适应地调整各自的加权因子γ,在保证平滑度的同时使拟合HPWL的误差更小,提高了标准单元全局布局质量.基于所提出的模型实现了一个全局布局器,并完成了在DAC2012开源基准上的验证.结果表明,该模型可以使半周长线长总和减少3.69%. 展开更多
关键词 集成电路 版图 物理设计 布局算法
在线阅读 下载PDF
基于双极工艺的典型模拟电路电离总剂量效应及加固策略
10
作者 赵晓凡 王忠芳 +4 位作者 马毛旦 张涛 丁宏宇 李彦广 阳永衡 《上海航天(中英文)》 2025年第4期97-102,共6页
聚焦标准双极工艺模拟集成电路在空间辐射环境下的电离总剂量效应及其加固策略。探讨了模拟电路在航天器中不可替代的核心作用,分析了电离总剂量效应的物理机制及其对双极电路的退化机理,强调了加固设计的必要性。详细阐述了电路加固方... 聚焦标准双极工艺模拟集成电路在空间辐射环境下的电离总剂量效应及其加固策略。探讨了模拟电路在航天器中不可替代的核心作用,分析了电离总剂量效应的物理机制及其对双极电路的退化机理,强调了加固设计的必要性。详细阐述了电路加固方法,并以运算放大器和电压基准源为例,具体分析了其电离总剂量效应退化规律与加固设计要点。研究表明:基于标准双极工艺的运算放大器,未经设计加固,在30 krad(Si)(1 rad=0.01 J/kg)总剂量辐照下,电参数会出现严重超差。针对敏感参数采取电路加固设计,可提升双极模拟电路的空间辐射耐受能力,对保障航天器长寿命可靠运行具有重要意义。 展开更多
关键词 双极工艺 电离总剂量效应 运算放大器 辐射加固
在线阅读 下载PDF
一种软硬件协同的多核系统模拟器的设计与实现 被引量:1
11
作者 王鉴 倪伟 《合肥工业大学学报(自然科学版)》 北大核心 2025年第3期335-342,共8页
基于软件实现的多核系统模拟器执行计算密集/数据密集任务的时效性极差,且存在模拟精度和性能评估准确性差的不足,限制其在多核系统结构优化探索中的应用。文章提出一种周期精确的软硬件协同多核系统模拟器(cycle accurate hardware-sof... 基于软件实现的多核系统模拟器执行计算密集/数据密集任务的时效性极差,且存在模拟精度和性能评估准确性差的不足,限制其在多核系统结构优化探索中的应用。文章提出一种周期精确的软硬件协同多核系统模拟器(cycle accurate hardware-software co-simulator,CAHSCS),通过在传统模拟器架构中引入硬件计算和存储模块,CAHSCS能有效改善全系统的模拟速度、精度,提高性能评估的准确性。复杂真实任务加载实验结果表明,CAHSCS将大规模复杂数据的运算效率提高了10倍,显著加快了系统设计收敛速度。 展开更多
关键词 软硬件协同模拟器 多核系统模拟器 大规模数据运算 硬件计算 模拟器加速
在线阅读 下载PDF
一款具有过温指示功能的高速功率运算放大器
12
作者 冯仕豪 余德水 +1 位作者 马奎 杨发顺 《半导体技术》 北大核心 2025年第3期273-281,312,共10页
基于80 V双极型集成电路工艺,设计了一种具有过温指示功能的高速功率运算放大器。该设计采用源极驱动-共基放大的输入级电路结构,选用p沟道结型场效应晶体管(JFET)作为输入管,实现了低输入偏置电流和高转换速率。为防止输出功率晶体管... 基于80 V双极型集成电路工艺,设计了一种具有过温指示功能的高速功率运算放大器。该设计采用源极驱动-共基放大的输入级电路结构,选用p沟道结型场效应晶体管(JFET)作为输入管,实现了低输入偏置电流和高转换速率。为防止输出功率晶体管因过热而损坏,设计了过温指示及热关断模块,在139~164℃的温度区间内具有迟滞型热关断与过温指示功能。芯片测试结果显示,该电路的输入偏置电流为16.804 pA,输入失调电流为2.49 pA,开环电压增益为128.2 dB,转换速率为19.57 V/μs,增益带宽积为3.5 MHz。 展开更多
关键词 结型场效应晶体管(JFET)输入 功率运放 高转换速率 低失调 过温保护
原文传递
基于FPGA环形振荡电路的温度测量优化
13
作者 朱忠峻 胡定华 +1 位作者 李强 周凯航 《电子测量与仪器学报》 北大核心 2025年第3期102-114,共13页
环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长... 环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长、采样间隔以及冷却时间等设计和操作参数。因此,如何优化这些参数以提升测温精度具有重要的研究意义。基于控制变量法,系统地分析了上述关键参数对环形振荡电路测温性能的影响。首先,通过实验研究不同非门个数对振荡频率与测温误差的影响,发现非门个数的增加会降低振荡频率;进一步实验表明,将非门个数优化设置为40~48,可获得最佳的测温精度和分辨率。此外,对非门布局进行了深入分析,发现同可编程逻辑块(CLB)下左右Slice互连的延迟远大于跨CLB的互连延迟,通过布局优化选用特定的布局可以有效增加延迟,进而优化测温精度。通过对比采样时长、采样间隔及冷却时间等参数组合,提出了最优的系统参数配置。在最佳参数组合下的实验验证显示,温度误差最低可减少0.5℃,在25℃~85℃环境下相较于对比参数组合,平均温度误差从2.0℃下降到了1.2℃,降低了0.7℃,且在65℃以上的环境下,温度误差能够稳定控制在±1℃以内。最终结果证明,提出的参数优化方法显著提升了环形振荡电路的测温精度,为FPGA温度传感器的设计和应用提供了有力支持。 展开更多
关键词 温度传感器 环形振荡电路 传感器阵列 现场可编程门阵列(FPGA)
原文传递
硅基GaN功率器件与驱动集成设计
14
作者 严张哲 周建军 孔月婵 《电子技术应用》 2025年第5期15-20,共6页
为满足高频电源模块的应用需求,设计了一款全GaN功率芯片。芯片集成了驱动电路和300 V功率管,有效减少分立式封装所带来的寄生电感,集成化设计能够提升芯片抗噪声能力和可靠性。芯片在GaN-on-Si工艺平台进行制备,采用E/D模集成电路设计... 为满足高频电源模块的应用需求,设计了一款全GaN功率芯片。芯片集成了驱动电路和300 V功率管,有效减少分立式封装所带来的寄生电感,集成化设计能够提升芯片抗噪声能力和可靠性。芯片在GaN-on-Si工艺平台进行制备,采用E/D模集成电路设计。该芯片的驱动电路在2 MHz开关频率下输出信号上升时间为4.3 ns、下降时间为3.4 ns,芯片的功率管在300 V下能够稳定工作。 展开更多
关键词 GAN 功率IC 单通道 GaN-on-Si E/D模
在线阅读 下载PDF
基于FeFET的完全非易失全加器设计
15
作者 王凯玥 查晓婧 +1 位作者 王伦耀 夏银水 《宁波大学学报(理工版)》 2025年第2期71-77,共7页
铁电场效应晶体管(Ferroelectric Field-Effect Transistor,FeFET)的滞回特性使其既可充当开关又可充当非易失性存储元件,常被应用于存内逻辑电路设计.然而现有基于FeFET的存内逻辑电路设计存在计算时需要访问部分操作数,输出需要额外... 铁电场效应晶体管(Ferroelectric Field-Effect Transistor,FeFET)的滞回特性使其既可充当开关又可充当非易失性存储元件,常被应用于存内逻辑电路设计.然而现有基于FeFET的存内逻辑电路设计存在计算时需要访问部分操作数,输出需要额外的锁存器存储的问题.为此,利用FeFET构建了具有存储所有输入与输出,计算时无须访问操作数的完全非易失全加器,所设计的全加器还可以提供双轨输出信号.使用FeFET模型验证了设计功能的正确性,且与其他非易失性器件设计的全加器相比,该设计使用的器件少、延时短. 展开更多
关键词 铁电场效应晶体管 存内逻辑 非易失性 全加器
在线阅读 下载PDF
科教融合的数字集成电路实验教学改革
16
作者 邓秋群 陶华敏 +1 位作者 肖山竹 宋志勇 《电气电子教学学报》 2025年第1期226-229,共4页
为解决传统数字集成电路实验教学内容与实际应用结合不紧密,综合性不足,学生主动探索性不强等问题,探讨了科教融合理念下的课程实验教学改革,将最新科研成果引入课堂,设计了具有挑战度的实验案例,优化了实验考核评价方式,激发学生的学... 为解决传统数字集成电路实验教学内容与实际应用结合不紧密,综合性不足,学生主动探索性不强等问题,探讨了科教融合理念下的课程实验教学改革,将最新科研成果引入课堂,设计了具有挑战度的实验案例,优化了实验考核评价方式,激发学生的学习兴趣和学习动机,提升军校学生的工程应用和创新能力,使培养的学生符合部队建设和未来战争的需求,对于军队院校微电子专业人才培养具有重要意义。 展开更多
关键词 数字集成电路设计 科教融合 实验案例
在线阅读 下载PDF
基于RISC-V的高效访存指令扩展与硬件实现
17
作者 徐俊杰 张加宏 +3 位作者 魏敬和 刘国柱 何健 尤兴宇 《电子科技》 2025年第6期45-51,共7页
MCU(Micro Control Unit)是神经网络模型硬件端在部署推理时常用的数据流控制手段,访存操作是MCU数据流控制中的主要执行内容。针对传统指令集架构的MCU所支持的访存指令存在效率低、灵活性差等问题,文中基于RISC-V(Reduced Instruction... MCU(Micro Control Unit)是神经网络模型硬件端在部署推理时常用的数据流控制手段,访存操作是MCU数据流控制中的主要执行内容。针对传统指令集架构的MCU所支持的访存指令存在效率低、灵活性差等问题,文中基于RISC-V(Reduced Instruction Set Computer V)指令集展开了SIMD(Single Instruction Multiple Data)扩展研究。根据RISC-V官方预留的指令扩展编码空间设计了高效的访存指令。为支持新扩展指令的正确执行,基于芯来科技开源的蜂鸟E203内核扩展相关硬件电路。通过对比基本内核和扩展内核针对相同功能软件负载的执行结果来评估扩展内核的性能。结果表明扩展E203内核在16 Byte地址空间连续访存时,指令数同比缩减了65.23%,执行周期缩减了66.12%,并且随着访存数量的增加,扩展内核的能效比也越高。 展开更多
关键词 指令集扩展 RISC-V指令集架构 SIMD 蜂鸟E203 高效访存 硬件部署 数据流 指令缩减
在线阅读 下载PDF
基于深度学习的智能环境勘探采集机器人设计 被引量:1
18
作者 奚宽浩 张乔 +2 位作者 杨洁 王猛 张希官 《电子设计工程》 2025年第13期68-73,共6页
针对高危恶劣场景的探测监控问题,设计了一款基于深度学习的智能环境勘探采集机器人。系统以FPGA和国产沉芯芯片为控制核心和数据中心,采用Robei EDA软件工具,驱动OV5640摄像头和NodeMCU物联网模块将视频数据上传至巴法云服务器,用户在... 针对高危恶劣场景的探测监控问题,设计了一款基于深度学习的智能环境勘探采集机器人。系统以FPGA和国产沉芯芯片为控制核心和数据中心,采用Robei EDA软件工具,驱动OV5640摄像头和NodeMCU物联网模块将视频数据上传至巴法云服务器,用户在手机APP端即可进行远程监测。利用六自由度机械臂和FPGA内嵌的语音控制模块,分别实现物体采集和人机交互。通过谷歌Colab云平台对深度学习模型进行训练,完成图像检测,并通过FPGA卷积神经网络加速器完成图像识别,将识别结果展示在HDMI显示器上。系统测试结果证明了该设计方法具有快速准确的多任务并行处理特点。 展开更多
关键词 智能勘探 FPGA Robei EDA 机械臂 深度学习
在线阅读 下载PDF
基于混合架构的12位数/模转换器电路设计
19
作者 季心洁 王志亮 《电子制作》 2025年第12期7-10,共4页
为解决常规采用电压定标架构数/模转换器(DAC)精度不高的问题,本文设计了一种混合架构的DAC电路。该设计兼顾了电压定标DAC和电流定标DAC的特点,可实现对较低精度电压定标DAC的拓展。该架构将低位数据信号转换为电流信号,通过输出运放... 为解决常规采用电压定标架构数/模转换器(DAC)精度不高的问题,本文设计了一种混合架构的DAC电路。该设计兼顾了电压定标DAC和电流定标DAC的特点,可实现对较低精度电压定标DAC的拓展。该架构将低位数据信号转换为电流信号,通过输出运放注入电流输出级上,具有精度高、硬件消耗低等特点,可实现高精度的数字信号到模拟信号的转换。本文设计的DAC电路,基于0.18μm 1P6M CMOS工艺进行仿真,结果表明DNL小于0.3LSB,INL小于1.5LSB。 展开更多
关键词 数/模转换器 积分线性度 微分线性度 混合架构
在线阅读 下载PDF
基于PPO算法的逻辑综合序列优化通用框架设计
20
作者 王梦可 杨朝晖 +1 位作者 查晓婧 夏银水 《宁波大学学报(理工版)》 2025年第2期78-85,共8页
逻辑综合通常采用启发式方法将逻辑优化算法组成为序列进行电路性能优化,而启发式方法难以根据电路和优化目标的差异进行序列自动化调节,影响了电路优化质量.为了在集成电路设计中提升序列的自适应生成能力,将序列优化问题建模为马尔可... 逻辑综合通常采用启发式方法将逻辑优化算法组成为序列进行电路性能优化,而启发式方法难以根据电路和优化目标的差异进行序列自动化调节,影响了电路优化质量.为了在集成电路设计中提升序列的自适应生成能力,将序列优化问题建模为马尔可夫决策过程,提出一种面向多种逻辑表示的强化学习框架,利用近端策略优化(Proximal Policy Optimization,PPO)指导智能体来探索序列优化空间,改善其生成序列的泛化能力.并将EPFL基准电路转变为与-非图(And-Inverter Graph,AIG)和异或多数图(Xor-MajorityGraph,XMG)形式,分别经由所提出的框架进行实验,AIG形式下本文方法与DRiLLS和BOiLS方法相比分别有18.66百分点和27.67百分点的性能提升;XMG形式下则可提升原始电路性能约37.34%.实验结果表明,由本文方法生成的算法序列对电路性能有较大改进. 展开更多
关键词 逻辑综合 序列优化 强化学习 近端策略优化
在线阅读 下载PDF
上一页 1 2 144 下一页 到第
使用帮助 返回顶部