期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到674篇文章
< 1 2 … 34 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
玻璃通孔化学镀金属化研究进展
1
作者 孙鹏 钟毅 于大全 《电子与封装》 2025年第7期75-84,共10页
随着摩尔定律逐渐达到物理极限,电子器件向“小、巧、精”发展的同时也对先进封装技术提出了更高的要求。玻璃基板由于具有优秀的高频应用能力、热膨胀系数灵活可调、成本低廉以及大尺寸超薄玻璃基板易于获取等优点,目前已受到国内外企... 随着摩尔定律逐渐达到物理极限,电子器件向“小、巧、精”发展的同时也对先进封装技术提出了更高的要求。玻璃基板由于具有优秀的高频应用能力、热膨胀系数灵活可调、成本低廉以及大尺寸超薄玻璃基板易于获取等优点,目前已受到国内外企业及科研院所的青睐。金属化工艺作为玻璃通孔(TGV)中的关键环节,决定了集成芯片电气连接的性能。当前,TGV金属化主要通过物理气相沉积(PVD)技术实现。但PVD工艺的成本高昂,沉积速度慢且处理高深宽比盲、通孔的效果差,使得通过湿法工艺对TGV进行金属化受到了广泛关注。针对此,阐述了TGV化学镀沉积机理并综述了近年来的研究现状及提升镀层与玻璃基板黏附性的关键技术,同时对未来发展方向提出见解。 展开更多
关键词 化学镀 玻璃通孔 黏附强度 自组装 金属氧化物
在线阅读 下载PDF
玻璃基板技术研究进展 被引量：1
2
作者 赵瑾 于大全 秦飞 《电子与封装》 2025年第7期104-112,共9页
随着高性能计算和人工智能等新兴应用的迅猛发展,先进封装技术正加速演进。作为其核心支撑,高端基板技术需同时应对高速高频信号传输、功耗管理、超细节距互连及系统级集成等多重性能需求。玻璃基板凭借其优异的热机械稳定性、极低的吸... 随着高性能计算和人工智能等新兴应用的迅猛发展,先进封装技术正加速演进。作为其核心支撑,高端基板技术需同时应对高速高频信号传输、功耗管理、超细节距互连及系统级集成等多重性能需求。玻璃基板凭借其优异的热机械稳定性、极低的吸湿性和卓越的电学特性,成为突破传统封装限制的关键方向。围绕玻璃基板的结构特性与关键制造工艺进行分析,重点探讨了其在可靠性方面存在的主要问题,并总结其所面临的技术机遇与挑战。 展开更多
关键词 先进封装 玻璃基板技术 高密度互连 翘曲
在线阅读 下载PDF
高温下W金属互连线电迁移失效驱动机制
3
作者 李金航 纪旭明 +4 位作者 李佳隆 顾祥 张庆东 谢儒彬 徐大为 《半导体技术》 北大核心 2025年第9期965-971,共7页
在航空航天、油气勘探等领域,对集成电路的高温耐受能力提出了日益增长的需求。基于原子密度积分算法建立了W金属互连线多物理场金属电迁移仿真模型,研究高温下W互连线电迁移失效的主要驱动机制(电流密度、温度梯度、应力梯度)及其变化... 在航空航天、油气勘探等领域,对集成电路的高温耐受能力提出了日益增长的需求。基于原子密度积分算法建立了W金属互连线多物理场金属电迁移仿真模型,研究高温下W互连线电迁移失效的主要驱动机制(电流密度、温度梯度、应力梯度)及其变化。采用0.15μm绝缘体上硅(SOI)CMOS工艺进行W互连线加工,结合实际W迁移测试结果对模型边界条件进行修正。研究发现低温(<200℃)下W互连线电迁移失效的主要驱动机制为应力梯度,随着温度升高(>200℃),电流密度成为主要驱动机制。针对不同温度下主要驱动机制的不同,可通过调整金属互连线加工温度及尺寸来提升金属互连线的可靠性。 展开更多
关键词 电迁移 高温 W互连线 驱动机制 原子密度积分算法
原文传递
电-热-力耦合下扇出型晶圆级封装RDL导电层热-力可靠性分析
4
作者 武瑞康 臧柯 +2 位作者 范超 王蒙军 吴建飞 《半导体技术》 北大核心 2025年第9期955-964,共10页
为研究导电层对重分布层(RDL)可靠性的影响,基于电-热-力多物理场耦合建立扇出型晶圆级封装(FOWLP)互连结构多尺度三维模型。采用有限元分析法研究了导电层材料、厚度及过渡角度对RDL温度场和应力场分布的影响。研究结果显示,在RDL热-... 为研究导电层对重分布层(RDL)可靠性的影响,基于电-热-力多物理场耦合建立扇出型晶圆级封装(FOWLP)互连结构多尺度三维模型。采用有限元分析法研究了导电层材料、厚度及过渡角度对RDL温度场和应力场分布的影响。研究结果显示,在RDL热-力分布中,导电层起主导作用。与材料和厚度相比,导电层结构的过渡角度对RDL可靠性的影响相对较小。过渡角度在130°~160°范围内时,温度与应力极值波动小于1%;0.8~15 GHz频段内,RDL的温度与应力极值会随频率升高而递增且上升速率逐渐减缓。正交试验结果表明,导电层材料对温度和应力极值的影响最为显著。经优化后,导电层最佳参数为:银材料,厚度10μm,过渡角度140°。该研究成果可为先进封装领域中RDL的结构设计与优化提供参考。 展开更多
关键词 扇出型晶圆级封装(FOWLP) 导电层 重分布层(RDL) 多物理场 正交试验
原文传递
高频下器件引脚布局对柔性PCB热应力的影响
5
作者 薛宜春 王蒙军 +1 位作者 范超 吴建飞 《半导体技术》 北大核心 2025年第8期860-868,共9页
为了优化高频微波下柔性电子器件的引脚布局设计,提出了一种高频微波作用下的柔性印制电路板(PCB)多物理场有限元仿真方法。在全波电磁分析体系中考虑电磁-热-应力多物理场耦合对柔性电子可靠性的影响。对柔性PCB互连结构的两种缺陷形... 为了优化高频微波下柔性电子器件的引脚布局设计,提出了一种高频微波作用下的柔性印制电路板(PCB)多物理场有限元仿真方法。在全波电磁分析体系中考虑电磁-热-应力多物理场耦合对柔性电子可靠性的影响。对柔性PCB互连结构的两种缺陷形式建模仿真,仿真与实验结果相吻合,验证了仿真方法的有效性。采用该方法模拟柔性PCB表面贴装器件,结果表明,在0.45~15 GHz频率范围内,减小导通引脚间距会使柔性PCB的温度升高、von Mises应力分布改变;随着工作频率的提高,导通引脚靠近芯片中心的柔性PCB温度上升速度变慢,其所受von Mises应力降低,展现出更高的可靠性。该研究结果为优化柔性电子热管理和提高其结构可靠性提供了新思路。 展开更多
关键词 柔性印制电路板(PCB) 互连结构 高频微波 多物理场 有限元仿真
原文传递
一种Ka波段多通道RF集成微系统封装
6
作者 杨振涛 余希猛 +3 位作者 于斐 刘莹玉 段强 刘林杰 《半导体技术》 北大核心 2025年第7期723-729,共7页
随着各类信息载荷集成系统性能的提升,射频(RF)集成微系统向多通道、高集成、高频率、低噪声、多功能、小型化的方向发展。基于高温共烧陶瓷(HTCC)工艺,提出了一种应用于Ka波段的多通道RF集成微系统封装,多通道RF模块通过直径0.60 mm的... 随着各类信息载荷集成系统性能的提升,射频(RF)集成微系统向多通道、高集成、高频率、低噪声、多功能、小型化的方向发展。基于高温共烧陶瓷(HTCC)工艺,提出了一种应用于Ka波段的多通道RF集成微系统封装,多通道RF模块通过直径0.60 mm的焊球与数字处理模块连接,以实现三维堆叠。结合理论计算和仿真优化,合理设计屏蔽层和接地层,以实现低损耗、高屏蔽的带状线传输结构。测试结果表明,在DC~40 GHz频段,多通道RF模块的传输路径回波损耗≤-10 dB、插入损耗≥-1.5 dB。理论计算与实测结果的均方根误差为0.0027,二者具有较好的一致性。本研究结果可为RF集成微系统陶瓷封装设计提供参考。 展开更多
关键词 高温共烧陶瓷(HTCC) 倒装芯片 射频(RF)集成微系统 三维堆叠 传输损耗
原文传递
硅通孔互连结构热-机械可靠性研究进展
7
作者 董子萱 仓冬青 +2 位作者 赵继聪 孙海燕 张凯虹 《半导体技术》 北大核心 2025年第6期552-567,共16页
高性能计算(HPC)和物联网等新兴领域的高速发展推动了封装技术的进步,对更高集成度和更小型化电子设备的需求日益增长。传统的2D封装技术在满足芯片高性能和功能多样化方面显露出局限性,而2.5D封装作为一项补充技术,已成为提升芯片性能... 高性能计算(HPC)和物联网等新兴领域的高速发展推动了封装技术的进步,对更高集成度和更小型化电子设备的需求日益增长。传统的2D封装技术在满足芯片高性能和功能多样化方面显露出局限性,而2.5D封装作为一项补充技术,已成为提升芯片性能和集成度的重要解决方案之一。硅通孔(TSV)作为2.5D封装中的核心组成部分,其可靠性对2.5D封装的性能和寿命有直接影响。以TSV的制作工艺及其潜在可靠性问题为切入点,系统地总结和探讨了TSV的材料、结构及工艺方面对其热-机械可靠性的影响。 展开更多
关键词 硅通孔(TSV) 热-机械可靠性 封装应力 2.5D封装 形变
原文传递
BGA陶瓷外壳的频率提升研究
8
作者 王轲 乔志壮 +1 位作者 刘林杰 李明磊 《电子质量》 2025年第11期1-6,共6页
随着射频电路的发展,对高频、高集成度封装的需求日益提升。球栅阵列(BGA)封装因具备更高封装密度和优良电性能,在微波射频封装领域得到广泛应用。针对某款实测最高频率仅30 GHz的陶瓷球珊阵列(CBGA)外壳,开展频率升级研究。通过射频传... 随着射频电路的发展,对高频、高集成度封装的需求日益提升。球栅阵列(BGA)封装因具备更高封装密度和优良电性能,在微波射频封装领域得到广泛应用。针对某款实测最高频率仅30 GHz的陶瓷球珊阵列(CBGA)外壳,开展频率升级研究。通过射频传输截止频率分析,缩小了外壳内部陶瓷射频传输孔的直径,有效提升了工作频段;基于通带内阻抗匹配特性分析,通过减薄转接板厚度和降低键合丝高度,改善了通带内的回波损耗性能。板级实测结果表明,改进后产品的最高工作频率达到48 GHz,通带内回波损耗≤-15 dB,插入损耗≤2.0 dB,且带内无谐振点。该外壳外形结构与尺寸保持不变,并通过可靠性验证,具备直接替换能力。升级后的外壳频率通用性更高,可广泛应用于高频、高密度封装领域。 展开更多
关键词 球珊阵列 陶瓷外壳 高频 截止频率
在线阅读 下载PDF
嵌入硅桥芯片的高密度有机基板制备与性能
9
作者 姚昕 张爱兵 李轶楠 《半导体技术》 北大核心 2025年第7期730-739,共10页
基于硅桥芯片互连的异构集成技术可以有效提升芯粒间局域互连密度,满足高性能计算对芯粒间高密度互连日益增长的需求。针对亿门级现场可编程门阵列(FPGA)电路多芯粒间短距离的互连传输需求,通过生长超高铜柱与嵌入硅桥芯片的有机基板实... 基于硅桥芯片互连的异构集成技术可以有效提升芯粒间局域互连密度,满足高性能计算对芯粒间高密度互连日益增长的需求。针对亿门级现场可编程门阵列(FPGA)电路多芯粒间短距离的互连传输需求,通过生长超高铜柱与嵌入硅桥芯片的有机基板实现芯粒间高密度互连,规避了传统硅桥芯片嵌埋基板中深腔嵌埋的工艺风险,满足多芯粒高速互连需求的同时提高了系统集成的互连可靠性。深入研究了嵌入硅桥芯片的高密度有机基板的制备与集成技术。测试结果表明,亿门级FPGA电路性能及参数指标满足要求,参照GJB 548C、GB/T 4937等标准进行环境考核试验,电路无分层、失效等异常,验证了该嵌入式基板具备良好的电气及机械性能。该技术可显著提升高密度封装系统的集成度与可靠性,为其在5G通信、高性能计算等领域的应用提供参考。 展开更多
关键词 硅桥芯片 局域互连 高密度有机基板 嵌入式基板 芯粒 异构集成
原文传递
扇出型晶圆级封装翘曲控制的研究进展
10
作者 张需 张志模 +1 位作者 李奇哲 王刚 《半导体技术》 北大核心 2025年第7期666-675,共10页
扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综... 扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综述了现有FOWLP翘曲的优化方法,分析了各方法的优势与不足,并总结了其发展趋势。研究结果表明,低热膨胀系数(CTE)和高模量材料开发以及工艺流程优化对改善FOWLP翘曲具有关键作用,可为后续研究提供重要参考。 展开更多
关键词 扇出型晶圆级封装(FOWLP) 翘曲 重构晶圆 环氧塑封料(EMC) 有限元分析(FEA)
原文传递
基于腔体匹配结构的40GHz HTCC封装外壳设计
11
作者 赵民鹏 乔志壮 金浓 《半导体技术》 北大核心 2025年第11期1195-1200,共6页
陶瓷封装器件中,微波信号经内部带状线传输至外部焊盘,焊接处由表层传输转为埋层传输,易引发阻抗失配,导致微波性能劣化。设计了一款集成腔体匹配结构的40GHz高温共烧陶瓷(HTCC)封装外壳,通过引入空气腔结构调控介质的介电常数,实现了... 陶瓷封装器件中,微波信号经内部带状线传输至外部焊盘,焊接处由表层传输转为埋层传输,易引发阻抗失配,导致微波性能劣化。设计了一款集成腔体匹配结构的40GHz高温共烧陶瓷(HTCC)封装外壳,通过引入空气腔结构调控介质的介电常数,实现了传输通道的阻抗匹配。通过仿真分析对比了有、无腔体对陶瓷封装外壳传输性能的影响,并完成了样品的制备与测试。测试结果表明,DC~40GHz频段内,腔体调制后回波损耗小于-15dB,插入损耗小于1dB。 展开更多
关键词 腔体 阻抗匹配 差分传输 高温共烧陶瓷(HTCC) 电磁仿真
原文传递
用于三维芯片封装的混合接口互连和协议设计
12
作者 郑攀 蔡雯雯 +2 位作者 崔洋 邹维 张力 《半导体技术》 北大核心 2025年第11期1144-1151,1159,共9页
电感耦合互连(ICI)技术在三维(3D)芯片堆叠中面临功耗大、频率低和引线复杂等挑战。为解决以上问题,提出了一种融合ICI技术和芯片边缘连接(CEC)工艺的混合接口互连架构。设计了一种应用于CEC的芯片通信协议,大幅减少引线键合数量的同时... 电感耦合互连(ICI)技术在三维(3D)芯片堆叠中面临功耗大、频率低和引线复杂等挑战。为解决以上问题,提出了一种融合ICI技术和芯片边缘连接(CEC)工艺的混合接口互连架构。设计了一种应用于CEC的芯片通信协议,大幅减少引线键合数量的同时显著降低了多层芯片之间的信号传输延迟;进一步设计了无引线芯片自识别(Auto-ID)和功率调节电路,通过ICI链式协议动态分配层级ID,消除了多层芯片寻址对物理引线的依赖,同时将电路功率调整到最低适应水平。采用180nm CMOS工艺制备芯片,测试结果表明,在4层芯片堆叠的情况下,设计的混合架构较传统ICI方案的传输功率和传输延迟分别降低了35.20%和37.50%。 展开更多
关键词 三维封装 电感耦合互连 芯片边缘互连 芯片堆叠 片间通信
原文传递
纳米银烧结设备热压系统设计及仿真分析
13
作者 奚思 刘斌 +2 位作者 蔡传辉 李金伟 陆玉 《电子工业专用设备》 2025年第2期6-9,30,共5页
通过对纳米银烧结工艺的分析,对纳米银烧结设备热压系统进行了设计和验证,并对纳米银进行了烧结实验和仿真分析。设备压力均匀性和温度均匀性满足纳米银烧结工艺需求,实验及仿真结果显示,SiC器件热匹配性及变形协调性较好。
关键词 纳米银 烧结设备 温度 压力 仿真
在线阅读 下载PDF
基于集成式智能电子配线架的综合布线管理系统设计
14
作者 李志平 张定根 +4 位作者 阎传文 樊金波 彭定国 唐铭梁 林明晓 《光纤与电缆及其应用技术》 2025年第3期34-36,46,共4页
为了满足新一代综合布线系统对布线管理系统提出的较高的布线网络管理效率和安全性要求,进行了基于新型集成式单层网络架构智能电子配线架的综合布线管理系统设计。针对现有基于多层网络架构智能电子配线架的综合布线管理系统在成本和... 为了满足新一代综合布线系统对布线管理系统提出的较高的布线网络管理效率和安全性要求,进行了基于新型集成式单层网络架构智能电子配线架的综合布线管理系统设计。针对现有基于多层网络架构智能电子配线架的综合布线管理系统在成本和技术上存在的问题,在创新设计含有独立控制单元芯片、PoE网口、隐藏式光电感应开关和可拆卸模块化结构端口的新型集成式单层网络架构智能电子配线架的基础上,结合智能布线管理软件、移动APP成功自主搭建了单层网络架构综合布线管理系统。经实际应用验证,该综合布线管理系统的硬件组成结构更简单、响应速度更快、使用更灵活方便、成本更低廉、安装维护更便捷、更易于推广使用。 展开更多
关键词 综合布线管理系统 智能电子配线架 微控制单元 光电感应开关
原文传递
高精度倒装互联设备技术现状分析
15
作者 闫瑛 赵崇友 《电子工业专用设备》 2025年第5期30-35,共6页
从不同应用领域的角度出发,分析了倒装互联设备的核心技术构成,介绍了国内外倒装互联设备的技术现状。
关键词 倒装芯片 装备 技术现状
在线阅读 下载PDF
面心立方金属键合界面微观变形机制与力学性能的原位TEM研究
16
作者 方浩禧 梁健 +5 位作者 李政坤 袁渊 于宗光 李力一 钟立 孙立涛 《电子显微学报》 北大核心 2025年第4期391-398,共8页
随着集成电路制程逼近摩尔定律极限,以直接键合工艺为核心的超高密度互连三维集成芯片技术成为突破瓶颈的主要途径之一。面心立方(face-centered cubic,FCC)金属作为直接键合工艺中重要的互连材料,其键合界面的力学性能显著影响键合质... 随着集成电路制程逼近摩尔定律极限,以直接键合工艺为核心的超高密度互连三维集成芯片技术成为突破瓶颈的主要途径之一。面心立方(face-centered cubic,FCC)金属作为直接键合工艺中重要的互连材料,其键合界面的力学性能显著影响键合质量。本文利用原位透射电子显微镜(transmission electron microscopy,TEM),研究了键合界面类型对其微观变形机制及界面强度的影响。结果表明:大取向差键合界面(倾斜大角晶界)变形机制以晶界塑性为主,易引发应力集中与裂纹萌生,界面强度较低(700 MPa);小取向差键合界面变形机制以位错塑性为主,表现出更高的键合强度(1.62 GPa);孪晶界的键合界面强度主要与孪晶取向有关,平直孪晶界键合界面的变形机制存在阶错运动以及位错与孪晶界的交互作用,具有较高的键合强度(1.60 GPa),而倾斜孪晶界面的变形机制主要为孪晶界滑移,其强度下降至(1.10 GPa)。本研究为优化键合工艺、提升芯片封装可靠性提供了理论指导。 展开更多
关键词 键合界面 面心立方金属 键合强度 变形机制 原位透射电子显微镜
在线阅读 下载PDF
玻璃通孔技术的力学可靠性问题及研究进展
17
作者 马小菡 董瑞鹏 +2 位作者 万欣 贾冯睿 龙旭 《电子与封装》 2025年第7期93-103,共11页
随着集成电路持续朝高密度、高性能方向发展,玻璃通孔(TGV)互连技术由于具有优异的电学、光学特性,良好的力学稳定性和低成本等优势,在三维电子封装、集成无源器件和光电器件集成方面具有广泛应用前景。系统综述TGV在芯片封装中的应用... 随着集成电路持续朝高密度、高性能方向发展,玻璃通孔(TGV)互连技术由于具有优异的电学、光学特性,良好的力学稳定性和低成本等优势,在三维电子封装、集成无源器件和光电器件集成方面具有广泛应用前景。系统综述TGV在芯片封装中的应用背景、制造工艺、材料选择及其所面临的主要力学挑战。对比玻璃中介层技术与硅通孔互连,总结TGV在成本、电学性能及机械稳定性方面的优势。阐述TGV与玻璃面板的制造流程,并强调常用玻璃材料(硅酸盐玻璃、石英玻璃和硼硅酸盐玻璃)的力学性能差异。重点分析TGV技术所面临的力学挑战,并给出潜在的解决方案。研究结果可为后续TGV结构优化与高可靠性封装设计提供一定的理论依据与工程指导。 展开更多
关键词 玻璃通孔 先进封装 力学性能 可靠性
在线阅读 下载PDF
三维集成铜-铜低温键合技术的研究进展
18
作者 陈桂 邵云皓 屈新萍 《电子与封装》 2025年第5期62-77,共16页
随着集成电路制造技术对高性能、高集成度和低功耗的需求不断增加,三维集成电路(3DIC)技术成为提升芯片性能和集成度的有效途径。金属Cu具有低电阻率、优异的导热性和抗电迁移能力,能够提供高效的电气连接和热管理性能。低温Cu-Cu键合... 随着集成电路制造技术对高性能、高集成度和低功耗的需求不断增加,三维集成电路(3DIC)技术成为提升芯片性能和集成度的有效途径。金属Cu具有低电阻率、优异的导热性和抗电迁移能力,能够提供高效的电气连接和热管理性能。低温Cu-Cu键合技术因其在高密度互连、良好的导电性和导热性方面的优势,成为先进封装的核心技术之一。探讨了Cu-Cu键合技术面临的主要挑战及其解决方案,总结了目前主要的几种低温键合技术,分析了它们在实际应用中的优势与不足。尽管Cu-Cu低温键合技术面临诸多技术瓶颈,但随着材料和工艺的不断进步,其在未来电子封装技术中仍具有广阔的应用前景。 展开更多
关键词 三维集成 Cu-Cu键合 低温键合 表面处理 先进封装
在线阅读 下载PDF
基于两步刻蚀工艺的锥形TSV制备方法 被引量：1
19
作者 田苗 刘民 +3 位作者 林子涵 付学成 程秀兰 吴林晟 《半导体技术》 CAS 北大核心 2024年第4期316-322,共7页
以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。... 以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。 展开更多
关键词 硅通孔(TSV) 锥形 种子层 电镀填充 薄膜沉积
原文传递
击穿法降低3D电子封装侧壁布线接触电阻的研究
20
作者 奚锐 王旭 +2 位作者 王心语 董显平 李明 《电子元件与材料》 CAS 北大核心 2024年第8期980-987,共8页
由于工艺原因,以侧壁布线为互连方式的3D封装结构,其侧壁再布线端头表面不可避免地会产生一层铜氧化膜,导致互连界面接触电阻升高。采用击穿法处理不同前处理条件下的样品,通过X射线能谱、选区电子衍射、高分辨透射显微镜对样品击穿后... 由于工艺原因,以侧壁布线为互连方式的3D封装结构,其侧壁再布线端头表面不可避免地会产生一层铜氧化膜,导致互连界面接触电阻升高。采用击穿法处理不同前处理条件下的样品,通过X射线能谱、选区电子衍射、高分辨透射显微镜对样品击穿后的互连界面进行了表征。结果表明:对于在不同烘烤环境、烘烤时长和清洁工艺下制备的样品,击穿法均可实现95%以上的降阻效果,并将接触电阻均降至1Ω以下。其中采用真空烘烤10 h并进行等离子处理制备的样品,在经过击穿处理后,样品的接触电阻达到最低,为0.26Ω。击穿法通过在铜氧化膜处施加电场,使铜离子沿电场方向迁移,随后还原为多晶的Cu和Cu_(2)O,形成低电阻的导电通路,从而降低互连界面的接触电阻。说明击穿法适用于降低侧壁互连工艺中互连界面的接触电阻。 展开更多
关键词 3D封装 侧壁布线 互连界面 铜氧化膜 接触电阻 击穿
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 34 下一页 到第 页
使用帮助 返回顶部