期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到679篇文章
< 1 2 … 34 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
三维集成电路通孔金属化技术研究进展
1
作者 孙鹏 全雪松 +3 位作者 杜韵辉 黎科 钟毅 于大全 《电镀与精饰》 北大核心 2026年第2期1-18,共18页
通孔技术是三维集成电路实现芯片立体堆叠与异质集成的关键互连手段,其性能直接决定了系统级封装在高带宽、低延时及高可靠性方面的表现。硅通孔(TSV)技术成熟,是高性能计算和存储堆叠的主流方案,其核心挑战在于高深宽比下的保形沉积、... 通孔技术是三维集成电路实现芯片立体堆叠与异质集成的关键互连手段,其性能直接决定了系统级封装在高带宽、低延时及高可靠性方面的表现。硅通孔(TSV)技术成熟,是高性能计算和存储堆叠的主流方案,其核心挑战在于高深宽比下的保形沉积、热机械应力管理及工艺成本控制。玻璃通孔(TGV)作为新兴方案,凭借玻璃基板优异的高频特性、低介电损耗和良好的热匹配性,在射频前端、光电集成等领域展现出独特优势,但其金属与玻璃的界面黏附与通孔填充机制是当前难点。随着通孔技术向高深宽比、高互连密度的方向不断发展,金属化工艺作为通孔电气性能的决定性环节,正从传统物理气相沉积向原子层沉积、化学镀等保形性更优的工艺演进,致力于解决高深宽比(AR>10﹕1)通孔结构下的均匀性、缺陷控制及界面可靠性问题。本文系统综述了三维集成电路中硅通孔与玻璃通孔金属化工艺的研究进展,重点分析了主流制备方法,并对其未来技术发展趋势进行了展望。 展开更多
关键词 集成电路 硅通孔 玻璃通孔 电镀填充
在线阅读 下载PDF
超低温下TSV热应力分析及其结构优化
2
作者 王晗 行琳 +1 位作者 王冰 王如志 《半导体技术》 北大核心 2026年第1期102-108,共7页
针对制冷型红外探测器芯片中硅通孔(TSV)在超低温环境下产生的热应力问题,采用传热-结构力学耦合多物理场有限元仿真方法,结合低温边界条件仿真与结构参数扫描,系统探究了不同结构TSV的热力学行为,并对其结构进行了优化。研究结果表明,... 针对制冷型红外探测器芯片中硅通孔(TSV)在超低温环境下产生的热应力问题,采用传热-结构力学耦合多物理场有限元仿真方法,结合低温边界条件仿真与结构参数扫描,系统探究了不同结构TSV的热力学行为,并对其结构进行了优化。研究结果表明,相较于传统实心圆柱形TSV,中空及纺锤形中空TSV可使Si衬底表面最大热应力至少减小300 MPa;采用钨代替铜作为金属芯材料可进一步降低热应力。此外,确定了纺锤形中空TSV的最佳绝缘层厚度(0.2μm)和金属镀层厚度(2μm),并揭示了TSV半径及间距对热应力的影响。优化后的结构可缩小阻止区(KOZ)范围,提高芯片集成度。本研究为制冷型红外探测器TSV设计提供了理论依据,对三维集成技术发展具有参考价值。 展开更多
关键词 硅通孔(TSV) 热应力 红外探测器 结构优化 有限元仿真
原文传递
塑封集成电路中电压漂移对产品的影响浅析
3
作者 郭昌宏 马军维 +2 位作者 张进兵 赵萍 赵永春 《电子工业专用设备》 2026年第1期39-43,共5页
对塑料封装IC产品由于封装应力产生的电压漂移现象进行了论述,通过对封装产品的结构、材料方面进行深入的解析,详细阐述了产品结构的设计、封装材料对电压漂移的影响机理,在此基础上介绍了可改善塑封应力的相关措施。
关键词 封装 应力 电压漂移
在线阅读 下载PDF
智能锁线路板虚焊缺陷的成因分析及工艺控制对策
4
作者 费建明 沈梦婕 +1 位作者 姚耀 毛文来 《五金科技》 2026年第1期75-78,共4页
智能锁作为人们生活必备的安防类产品,在守护家庭安全方面具有重要作用。本文从智能锁线路板虚焊缺陷的成因出发,从材料、工艺、环境等方面进一步探讨了焊接过程中出现的虚焊等缺陷问题,并针对具体问题提出了物料质量控制、焊接工艺优... 智能锁作为人们生活必备的安防类产品,在守护家庭安全方面具有重要作用。本文从智能锁线路板虚焊缺陷的成因出发,从材料、工艺、环境等方面进一步探讨了焊接过程中出现的虚焊等缺陷问题,并针对具体问题提出了物料质量控制、焊接工艺优化、检测质量体系构建等具体措施,以期通过本文相关数据研究,为相关工作提供参考依据。 展开更多
关键词 智能锁线路板 虚焊缺陷 成因分析 工艺控制策略
在线阅读 下载PDF
面向超低弧的引线键合工艺研究
5
作者 戚再玉 王继忠 +1 位作者 施福勇 王贵 《电子与封装》 2026年第2期9-13,共5页
由于上下层芯片间高度不足会压缩引线键合的线弧高度空间,容易引发线弧与芯片接触或颈部断裂风险。解决此问题最直接的方法就是采用超低弧键合技术,利用高精度键合机精确控制送线、起弧与落点的每一个轨迹点,形成低高度且稳定的线弧,配... 由于上下层芯片间高度不足会压缩引线键合的线弧高度空间,容易引发线弧与芯片接触或颈部断裂风险。解决此问题最直接的方法就是采用超低弧键合技术,利用高精度键合机精确控制送线、起弧与落点的每一个轨迹点,形成低高度且稳定的线弧,配合工艺参数将键合丝水平压扁于芯片上方,形成接近零高度的扁平连接。在此过程中,为防止线弧颈部断裂,选用直径为20μm且延展性较好的金丝作为验证材料;劈刀采用力的模式下压,确保线弧受力均匀,成功解决验证过程中出现的困难点。 展开更多
关键词 引线键合 超低弧 颈部断裂
在线阅读 下载PDF
玻璃通孔化学镀金属化研究进展
6
作者 孙鹏 钟毅 于大全 《电子与封装》 2025年第7期75-84,共10页
随着摩尔定律逐渐达到物理极限,电子器件向“小、巧、精”发展的同时也对先进封装技术提出了更高的要求。玻璃基板由于具有优秀的高频应用能力、热膨胀系数灵活可调、成本低廉以及大尺寸超薄玻璃基板易于获取等优点,目前已受到国内外企... 随着摩尔定律逐渐达到物理极限,电子器件向“小、巧、精”发展的同时也对先进封装技术提出了更高的要求。玻璃基板由于具有优秀的高频应用能力、热膨胀系数灵活可调、成本低廉以及大尺寸超薄玻璃基板易于获取等优点,目前已受到国内外企业及科研院所的青睐。金属化工艺作为玻璃通孔(TGV)中的关键环节,决定了集成芯片电气连接的性能。当前,TGV金属化主要通过物理气相沉积(PVD)技术实现。但PVD工艺的成本高昂,沉积速度慢且处理高深宽比盲、通孔的效果差,使得通过湿法工艺对TGV进行金属化受到了广泛关注。针对此,阐述了TGV化学镀沉积机理并综述了近年来的研究现状及提升镀层与玻璃基板黏附性的关键技术,同时对未来发展方向提出见解。 展开更多
关键词 化学镀 玻璃通孔 黏附强度 自组装 金属氧化物
在线阅读 下载PDF
玻璃基板技术研究进展 被引量：1
7
作者 赵瑾 于大全 秦飞 《电子与封装》 2025年第7期104-112,共9页
随着高性能计算和人工智能等新兴应用的迅猛发展,先进封装技术正加速演进。作为其核心支撑,高端基板技术需同时应对高速高频信号传输、功耗管理、超细节距互连及系统级集成等多重性能需求。玻璃基板凭借其优异的热机械稳定性、极低的吸... 随着高性能计算和人工智能等新兴应用的迅猛发展,先进封装技术正加速演进。作为其核心支撑,高端基板技术需同时应对高速高频信号传输、功耗管理、超细节距互连及系统级集成等多重性能需求。玻璃基板凭借其优异的热机械稳定性、极低的吸湿性和卓越的电学特性,成为突破传统封装限制的关键方向。围绕玻璃基板的结构特性与关键制造工艺进行分析,重点探讨了其在可靠性方面存在的主要问题,并总结其所面临的技术机遇与挑战。 展开更多
关键词 先进封装 玻璃基板技术 高密度互连 翘曲
在线阅读 下载PDF
高温下W金属互连线电迁移失效驱动机制
8
作者 李金航 纪旭明 +4 位作者 李佳隆 顾祥 张庆东 谢儒彬 徐大为 《半导体技术》 北大核心 2025年第9期965-971,共7页
在航空航天、油气勘探等领域,对集成电路的高温耐受能力提出了日益增长的需求。基于原子密度积分算法建立了W金属互连线多物理场金属电迁移仿真模型,研究高温下W互连线电迁移失效的主要驱动机制(电流密度、温度梯度、应力梯度)及其变化... 在航空航天、油气勘探等领域,对集成电路的高温耐受能力提出了日益增长的需求。基于原子密度积分算法建立了W金属互连线多物理场金属电迁移仿真模型,研究高温下W互连线电迁移失效的主要驱动机制(电流密度、温度梯度、应力梯度)及其变化。采用0.15μm绝缘体上硅(SOI)CMOS工艺进行W互连线加工,结合实际W迁移测试结果对模型边界条件进行修正。研究发现低温(<200℃)下W互连线电迁移失效的主要驱动机制为应力梯度,随着温度升高(>200℃),电流密度成为主要驱动机制。针对不同温度下主要驱动机制的不同,可通过调整金属互连线加工温度及尺寸来提升金属互连线的可靠性。 展开更多
关键词 电迁移 高温 W互连线 驱动机制 原子密度积分算法
原文传递
电-热-力耦合下扇出型晶圆级封装RDL导电层热-力可靠性分析
9
作者 武瑞康 臧柯 +2 位作者 范超 王蒙军 吴建飞 《半导体技术》 北大核心 2025年第9期955-964,共10页
为研究导电层对重分布层(RDL)可靠性的影响,基于电-热-力多物理场耦合建立扇出型晶圆级封装(FOWLP)互连结构多尺度三维模型。采用有限元分析法研究了导电层材料、厚度及过渡角度对RDL温度场和应力场分布的影响。研究结果显示,在RDL热-... 为研究导电层对重分布层(RDL)可靠性的影响,基于电-热-力多物理场耦合建立扇出型晶圆级封装(FOWLP)互连结构多尺度三维模型。采用有限元分析法研究了导电层材料、厚度及过渡角度对RDL温度场和应力场分布的影响。研究结果显示,在RDL热-力分布中,导电层起主导作用。与材料和厚度相比,导电层结构的过渡角度对RDL可靠性的影响相对较小。过渡角度在130°~160°范围内时,温度与应力极值波动小于1%;0.8~15 GHz频段内,RDL的温度与应力极值会随频率升高而递增且上升速率逐渐减缓。正交试验结果表明,导电层材料对温度和应力极值的影响最为显著。经优化后,导电层最佳参数为:银材料,厚度10μm,过渡角度140°。该研究成果可为先进封装领域中RDL的结构设计与优化提供参考。 展开更多
关键词 扇出型晶圆级封装(FOWLP) 导电层 重分布层(RDL) 多物理场 正交试验
原文传递
高频下器件引脚布局对柔性PCB热应力的影响
10
作者 薛宜春 王蒙军 +1 位作者 范超 吴建飞 《半导体技术》 北大核心 2025年第8期860-868,共9页
为了优化高频微波下柔性电子器件的引脚布局设计,提出了一种高频微波作用下的柔性印制电路板(PCB)多物理场有限元仿真方法。在全波电磁分析体系中考虑电磁-热-应力多物理场耦合对柔性电子可靠性的影响。对柔性PCB互连结构的两种缺陷形... 为了优化高频微波下柔性电子器件的引脚布局设计,提出了一种高频微波作用下的柔性印制电路板(PCB)多物理场有限元仿真方法。在全波电磁分析体系中考虑电磁-热-应力多物理场耦合对柔性电子可靠性的影响。对柔性PCB互连结构的两种缺陷形式建模仿真,仿真与实验结果相吻合,验证了仿真方法的有效性。采用该方法模拟柔性PCB表面贴装器件,结果表明,在0.45~15 GHz频率范围内,减小导通引脚间距会使柔性PCB的温度升高、von Mises应力分布改变;随着工作频率的提高,导通引脚靠近芯片中心的柔性PCB温度上升速度变慢,其所受von Mises应力降低,展现出更高的可靠性。该研究结果为优化柔性电子热管理和提高其结构可靠性提供了新思路。 展开更多
关键词 柔性印制电路板(PCB) 互连结构 高频微波 多物理场 有限元仿真
原文传递
一种Ka波段多通道RF集成微系统封装
11
作者 杨振涛 余希猛 +3 位作者 于斐 刘莹玉 段强 刘林杰 《半导体技术》 北大核心 2025年第7期723-729,共7页
随着各类信息载荷集成系统性能的提升,射频(RF)集成微系统向多通道、高集成、高频率、低噪声、多功能、小型化的方向发展。基于高温共烧陶瓷(HTCC)工艺,提出了一种应用于Ka波段的多通道RF集成微系统封装,多通道RF模块通过直径0.60 mm的... 随着各类信息载荷集成系统性能的提升,射频(RF)集成微系统向多通道、高集成、高频率、低噪声、多功能、小型化的方向发展。基于高温共烧陶瓷(HTCC)工艺,提出了一种应用于Ka波段的多通道RF集成微系统封装,多通道RF模块通过直径0.60 mm的焊球与数字处理模块连接,以实现三维堆叠。结合理论计算和仿真优化,合理设计屏蔽层和接地层,以实现低损耗、高屏蔽的带状线传输结构。测试结果表明,在DC~40 GHz频段,多通道RF模块的传输路径回波损耗≤-10 dB、插入损耗≥-1.5 dB。理论计算与实测结果的均方根误差为0.0027,二者具有较好的一致性。本研究结果可为RF集成微系统陶瓷封装设计提供参考。 展开更多
关键词 高温共烧陶瓷(HTCC) 倒装芯片 射频(RF)集成微系统 三维堆叠 传输损耗
原文传递
硅通孔互连结构热-机械可靠性研究进展
12
作者 董子萱 仓冬青 +2 位作者 赵继聪 孙海燕 张凯虹 《半导体技术》 北大核心 2025年第6期552-567,共16页
高性能计算(HPC)和物联网等新兴领域的高速发展推动了封装技术的进步,对更高集成度和更小型化电子设备的需求日益增长。传统的2D封装技术在满足芯片高性能和功能多样化方面显露出局限性,而2.5D封装作为一项补充技术,已成为提升芯片性能... 高性能计算(HPC)和物联网等新兴领域的高速发展推动了封装技术的进步,对更高集成度和更小型化电子设备的需求日益增长。传统的2D封装技术在满足芯片高性能和功能多样化方面显露出局限性,而2.5D封装作为一项补充技术,已成为提升芯片性能和集成度的重要解决方案之一。硅通孔(TSV)作为2.5D封装中的核心组成部分,其可靠性对2.5D封装的性能和寿命有直接影响。以TSV的制作工艺及其潜在可靠性问题为切入点,系统地总结和探讨了TSV的材料、结构及工艺方面对其热-机械可靠性的影响。 展开更多
关键词 硅通孔(TSV) 热-机械可靠性 封装应力 2.5D封装 形变
原文传递
BGA陶瓷外壳的频率提升研究
13
作者 王轲 乔志壮 +1 位作者 刘林杰 李明磊 《电子质量》 2025年第11期1-6,共6页
随着射频电路的发展,对高频、高集成度封装的需求日益提升。球栅阵列(BGA)封装因具备更高封装密度和优良电性能,在微波射频封装领域得到广泛应用。针对某款实测最高频率仅30 GHz的陶瓷球珊阵列(CBGA)外壳,开展频率升级研究。通过射频传... 随着射频电路的发展,对高频、高集成度封装的需求日益提升。球栅阵列(BGA)封装因具备更高封装密度和优良电性能,在微波射频封装领域得到广泛应用。针对某款实测最高频率仅30 GHz的陶瓷球珊阵列(CBGA)外壳,开展频率升级研究。通过射频传输截止频率分析,缩小了外壳内部陶瓷射频传输孔的直径,有效提升了工作频段;基于通带内阻抗匹配特性分析,通过减薄转接板厚度和降低键合丝高度,改善了通带内的回波损耗性能。板级实测结果表明,改进后产品的最高工作频率达到48 GHz,通带内回波损耗≤-15 dB,插入损耗≤2.0 dB,且带内无谐振点。该外壳外形结构与尺寸保持不变,并通过可靠性验证,具备直接替换能力。升级后的外壳频率通用性更高,可广泛应用于高频、高密度封装领域。 展开更多
关键词 球珊阵列 陶瓷外壳 高频 截止频率
在线阅读 下载PDF
嵌入硅桥芯片的高密度有机基板制备与性能
14
作者 姚昕 张爱兵 李轶楠 《半导体技术》 北大核心 2025年第7期730-739,共10页
基于硅桥芯片互连的异构集成技术可以有效提升芯粒间局域互连密度,满足高性能计算对芯粒间高密度互连日益增长的需求。针对亿门级现场可编程门阵列(FPGA)电路多芯粒间短距离的互连传输需求,通过生长超高铜柱与嵌入硅桥芯片的有机基板实... 基于硅桥芯片互连的异构集成技术可以有效提升芯粒间局域互连密度,满足高性能计算对芯粒间高密度互连日益增长的需求。针对亿门级现场可编程门阵列(FPGA)电路多芯粒间短距离的互连传输需求,通过生长超高铜柱与嵌入硅桥芯片的有机基板实现芯粒间高密度互连,规避了传统硅桥芯片嵌埋基板中深腔嵌埋的工艺风险,满足多芯粒高速互连需求的同时提高了系统集成的互连可靠性。深入研究了嵌入硅桥芯片的高密度有机基板的制备与集成技术。测试结果表明,亿门级FPGA电路性能及参数指标满足要求,参照GJB 548C、GB/T 4937等标准进行环境考核试验,电路无分层、失效等异常,验证了该嵌入式基板具备良好的电气及机械性能。该技术可显著提升高密度封装系统的集成度与可靠性,为其在5G通信、高性能计算等领域的应用提供参考。 展开更多
关键词 硅桥芯片 局域互连 高密度有机基板 嵌入式基板 芯粒 异构集成
原文传递
扇出型晶圆级封装翘曲控制的研究进展
15
作者 张需 张志模 +1 位作者 李奇哲 王刚 《半导体技术》 北大核心 2025年第7期666-675,共10页
扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综... 扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综述了现有FOWLP翘曲的优化方法,分析了各方法的优势与不足,并总结了其发展趋势。研究结果表明,低热膨胀系数(CTE)和高模量材料开发以及工艺流程优化对改善FOWLP翘曲具有关键作用,可为后续研究提供重要参考。 展开更多
关键词 扇出型晶圆级封装(FOWLP) 翘曲 重构晶圆 环氧塑封料(EMC) 有限元分析(FEA)
原文传递
基于腔体匹配结构的40GHz HTCC封装外壳设计
16
作者 赵民鹏 乔志壮 金浓 《半导体技术》 北大核心 2025年第11期1195-1200,共6页
陶瓷封装器件中,微波信号经内部带状线传输至外部焊盘,焊接处由表层传输转为埋层传输,易引发阻抗失配,导致微波性能劣化。设计了一款集成腔体匹配结构的40GHz高温共烧陶瓷(HTCC)封装外壳,通过引入空气腔结构调控介质的介电常数,实现了... 陶瓷封装器件中,微波信号经内部带状线传输至外部焊盘,焊接处由表层传输转为埋层传输,易引发阻抗失配,导致微波性能劣化。设计了一款集成腔体匹配结构的40GHz高温共烧陶瓷(HTCC)封装外壳,通过引入空气腔结构调控介质的介电常数,实现了传输通道的阻抗匹配。通过仿真分析对比了有、无腔体对陶瓷封装外壳传输性能的影响,并完成了样品的制备与测试。测试结果表明,DC~40GHz频段内,腔体调制后回波损耗小于-15dB,插入损耗小于1dB。 展开更多
关键词 腔体 阻抗匹配 差分传输 高温共烧陶瓷(HTCC) 电磁仿真
原文传递
用于三维芯片封装的混合接口互连和协议设计
17
作者 郑攀 蔡雯雯 +2 位作者 崔洋 邹维 张力 《半导体技术》 北大核心 2025年第11期1144-1151,1159,共9页
电感耦合互连(ICI)技术在三维(3D)芯片堆叠中面临功耗大、频率低和引线复杂等挑战。为解决以上问题,提出了一种融合ICI技术和芯片边缘连接(CEC)工艺的混合接口互连架构。设计了一种应用于CEC的芯片通信协议,大幅减少引线键合数量的同时... 电感耦合互连(ICI)技术在三维(3D)芯片堆叠中面临功耗大、频率低和引线复杂等挑战。为解决以上问题,提出了一种融合ICI技术和芯片边缘连接(CEC)工艺的混合接口互连架构。设计了一种应用于CEC的芯片通信协议,大幅减少引线键合数量的同时显著降低了多层芯片之间的信号传输延迟;进一步设计了无引线芯片自识别(Auto-ID)和功率调节电路,通过ICI链式协议动态分配层级ID,消除了多层芯片寻址对物理引线的依赖,同时将电路功率调整到最低适应水平。采用180nm CMOS工艺制备芯片,测试结果表明,在4层芯片堆叠的情况下,设计的混合架构较传统ICI方案的传输功率和传输延迟分别降低了35.20%和37.50%。 展开更多
关键词 三维封装 电感耦合互连 芯片边缘互连 芯片堆叠 片间通信
原文传递
3D封装及其最新研究进展 被引量：21
18
作者 邓丹 吴丰顺 +3 位作者 周龙早 刘辉 安兵 吴懿平 《微纳电子技术》 CAS 北大核心 2010年第7期443-450,共8页
介绍了3D封装的主要形式和分类。将实现3D互连的方法分为引线键合、倒装芯片、硅通孔、薄膜导线等,并对它们的优缺点进行了分析。围绕凸点技术、金属化、芯片减薄及清洁、散热及电路性能、嵌入式工艺、低温互连工艺等,重点阐述了3D互连... 介绍了3D封装的主要形式和分类。将实现3D互连的方法分为引线键合、倒装芯片、硅通孔、薄膜导线等,并对它们的优缺点进行了分析。围绕凸点技术、金属化、芯片减薄及清洁、散热及电路性能、嵌入式工艺、低温互连工艺等,重点阐述了3D互连工艺的最新研究成果。结合行业背景和国内外专家学者的研究,指出3D封装主要面临的是散热和工艺兼容性等问题,提出应尽快形成统一的行业标准和系统的评价检测体系,同时指出对穿透硅通孔(TSV)互连工艺的研究是未来研究工作的重点和热点。 展开更多
关键词 3D封装 穿透硅通孔 金属化 散热 嵌入式工艺
原文传递
集成电路铜互连线及相关问题的研究 被引量：20
19
作者 宋登元 宗晓萍 +1 位作者 孙荣霞 王永青 《半导体技术》 CAS CSCD 北大核心 2001年第2期29-32,共4页
论述了Ｃｕ作为互连金属的优点、面临的主要问题及解决方案，介绍了制备Ｃｕ互连线的双镶嵌工艺及相关工艺问题，讨论了Ｃｕ阻挡层材料的作用及选取原则，对低κ材料的研究的进展情况也进行了简要的介绍。
关键词 集成电路 铜互连线 阻挡层 低K电介质
在线阅读 下载PDF
系统级封装(SIP)技术及其应用前景 被引量：13
20
作者 韩庆福 成立 +4 位作者 严雪萍 张慧 刘德林 李俊 徐志春 《半导体技术》 CAS CSCD 北大核心 2007年第5期374-377,386,共5页
随着各种半导体新工艺与新材料水平的不断提高,先进的封装技术正在迅速地发展。本文综述了先进的系统级封装(SIP)技术的概念及其进展情况;并举例说明了它的应用情况,同时指出,SIP是IC产业链中知识、技术和方法相互交融渗透及综合应用的... 随着各种半导体新工艺与新材料水平的不断提高,先进的封装技术正在迅速地发展。本文综述了先进的系统级封装(SIP)技术的概念及其进展情况;并举例说明了它的应用情况,同时指出,SIP是IC产业链中知识、技术和方法相互交融渗透及综合应用的结晶。SIP封装集成能最大程度上优化系统性能、避免重复封装、缩短开发周期、降低成本和提高集成度,掌握这项新技术是进入主流封装领域之关键,有其广阔的发展前景。 展开更多
关键词 系统级封装 片上系统 技术优势 应用前景
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 34 下一页 到第 页
使用帮助 返回顶部