期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
芯片互连线频变电感和电阻参数提取的程序化 被引量:3
1
作者 王玉洋 刘晨波 李征帆 《上海交通大学学报》 EI CAS CSCD 北大核心 2002年第6期820-823,共4页
用导体截面矩量法提取多导体芯片传输线电阻和电感频变分布参数时 ,为了使矩量法程序化 ,提出了几种不同的网络划分方法 .通过运行相应的 C++程序 ,比较了它们对参数提取结果的影响和计算时间 .结果表明 ,网格划分方法精度高、计算时间短 .
关键词 芯片互连线 导体载面矩量法 趋肤效应 参数提取 分布电感 分布电阻 集成电路 程序化提取
在线阅读 下载PDF
ARC工艺技术研究
2
作者 温万良 周林 《电子与封装》 2002年第5期27-31,共5页
本文介绍了应用于金属互联工艺的 ARC(抗反射层或防反射层)技术。通过对抗反射层基本原理的说明,结合工艺实验,深刻地理解 ARC 技术。最后给出了可以用于0.5 μm 工艺生产的ARC 结构及用于衡量 ARC 性能的参数。
关键词 ARC 光刻 抗反射
在线阅读 下载PDF
多端互连线网络布线时延的研究
3
作者 俞惠 许永生 +4 位作者 石春琦 赖宗声 陶永刚 金玮 洪亮 《电气电子教学学报》 2005年第4期47-50,91,共5页
互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的... 互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式,得出了在满足设计规则的前提下,多端互连线网络应尽量遵守的布线规则,即互连线之间不要有重叠,且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少,这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。 展开更多
关键词 Elmore延迟模型 多端互连线网络 布线时延
在线阅读 下载PDF
DDR3的技术介绍及PCB设计实例
4
作者 张英翠 《数字技术与应用》 2016年第4期173-173,共1页
DDR3是一种计算机的内存规格,是属于SDRAM家族的内存产品。2002年6月份,JEDEC就对外宣布开始开发DDR3内存标准,直到2008年才替代DDR2成为市场上的主流产品。DDR3在DDR2的基础上做出的主要改进有:起始逻辑Bank为8个;封装引脚方面有所增加... DDR3是一种计算机的内存规格,是属于SDRAM家族的内存产品。2002年6月份,JEDEC就对外宣布开始开发DDR3内存标准,直到2008年才替代DDR2成为市场上的主流产品。DDR3在DDR2的基础上做出的主要改进有:起始逻辑Bank为8个;封装引脚方面有所增加;节省了20%的功耗;工作频率更高;通用性好等。 展开更多
关键词 DDR3 布局 布线
在线阅读 下载PDF
微电子封装技术的发展趋势 被引量:7
5
作者 鲜飞 《国外电子元器件》 2001年第3期13-15,共3页
微电子封装技术是当今电子元器件发展技术中最主要的技术之一 ,它始终伴随着电子元器件技术的发展而发展 ,本文综述了微电子封装技术从片式元器件到COB和FlipChip芯片封装技术以及多芯片封装的技术发展过程。并对今后电子元器件封装技... 微电子封装技术是当今电子元器件发展技术中最主要的技术之一 ,它始终伴随着电子元器件技术的发展而发展 ,本文综述了微电子封装技术从片式元器件到COB和FlipChip芯片封装技术以及多芯片封装的技术发展过程。并对今后电子元器件封装技术的发展趋势进行了探讨。 展开更多
关键词 微电子封装 COB Flipchip 电子元器件
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部