期刊文献+
共找到10,888篇文章
< 1 2 250 >
每页显示 20 50 100
应用于RFID读写器的全数字锁相环研究
1
作者 蒋小军 杨威 +1 位作者 蒋小伟 毛晓琴 《无线互联科技》 2026年第1期15-19,共5页
针对传统射频识别(Radio Frequency Identification, RFID)读写器在频率跟踪精度、响应速度及抗干扰能力方面存在的不足,文章提出了一种适用于RFID读写器的全数字锁相环(All-Digital Phase-Locked Loop, ADPLL)架构。该锁相环采用具有... 针对传统射频识别(Radio Frequency Identification, RFID)读写器在频率跟踪精度、响应速度及抗干扰能力方面存在的不足,文章提出了一种适用于RFID读写器的全数字锁相环(All-Digital Phase-Locked Loop, ADPLL)架构。该锁相环采用具有分层超前进位全加器结构的数控振荡器(Digital-Controlled Oscillator, DCO),可实现对标签回波信号频率的高精度跟踪,显著提升读写器的通信可靠性与系统稳定性。电路设计基于QuartusⅡ平台完成,包括功能建模与时序仿真。仿真结果表明,文章所提出的锁相环具备低功耗、低延迟等优良特性,适用于高性能、低功耗的RFID应用环境。 展开更多
关键词 RFID读写器 全数字锁相环 超前进位 数控振荡器
在线阅读 下载PDF
一种早期电压降动态补强方法
2
作者 张富凯 孙希延 +4 位作者 肖有军 纪元法 付文涛 白杨 江富荣 《半导体技术》 北大核心 2026年第1期37-44,共8页
随着集成电路先进工艺节点不断缩小,传统电压降分析与后期修复方法导致修复成本高昂,设计周期延长。提出了一种集成于布局阶段的早期电压降动态补强方法。在布局阶段即进行精确的电压降热点分析,通过识别热点区域内电平同步翻转的高电... 随着集成电路先进工艺节点不断缩小,传统电压降分析与后期修复方法导致修复成本高昂,设计周期延长。提出了一种集成于布局阶段的早期电压降动态补强方法。在布局阶段即进行精确的电压降热点分析,通过识别热点区域内电平同步翻转的高电流单元,并采用单元分散布局策略有效减小局部电源网络密度;对难以利用布局优化的区域实施电源网络局部自动增补,动态增强供电能力。测试结果显示,电压降峰值减小29.3%,电压降平均值减小17.9%,违例单元数量减少68.9%。该方法实现了电源完整性的早期、高效的优化,为解决先进工艺电源瓶颈问题提供了有效的预防性设计策略,适用于低功耗设计。 展开更多
关键词 集成电路 电压降 布局优化 电源网络 结果质量
原文传递
基于摩擦纳米发电机的井下振动传感器的研制
3
作者 刘江斌 任建超 +2 位作者 吴川 刘茂福 陈驰 《传感器与微系统》 北大核心 2026年第1期67-71,共5页
井下钻具的异常振动会影响钻进效率,甚至造成井下事故,因此有必要依靠振动传感器进行实时监测。传统的井下振动传感器需外接电源,影响效率增加成本,因此,基于摩擦纳米发电机原理研制了一种自供电振动传感器,以实现对钻柱纵向及横向振动... 井下钻具的异常振动会影响钻进效率,甚至造成井下事故,因此有必要依靠振动传感器进行实时监测。传统的井下振动传感器需外接电源,影响效率增加成本,因此,基于摩擦纳米发电机原理研制了一种自供电振动传感器,以实现对钻柱纵向及横向振动的测量。实验结果表明:传感器的工作温度范围为0~100℃,纵向及横向振动频率的测量范围均为1~15 Hz,且测量误差均不超过4%。单只传感器的输出功率最高可达12×10^(-5)W,能够实时点亮15个LED灯泡。设计的传感器在自发电的情况下可同时监测纵向及横向振动,且多只传感器并联可提升发电量,有望减轻井下供电压力或替代电池进行实时供电。 展开更多
关键词 振动传感器 自供电 摩擦纳米发电机 随钻测量 横向振动 纵向振动
在线阅读 下载PDF
基于GaAs工艺的低功耗静态分频器设计
4
作者 应子辰 苏国东 +1 位作者 王翔 刘军 《电子设计工程》 2026年第4期1-5,共5页
文中设计了一款1~12 GHz的低功耗静态分频器。该电路采用电流模式逻辑(Current Mode Logic,CML)拓扑结构,由两级CML锁存器级联构成。针对GaAs工艺下静态分频器电路直流功耗高的问题,文中提出在CML锁存器电路中采用低压电路拓扑,实现了在... 文中设计了一款1~12 GHz的低功耗静态分频器。该电路采用电流模式逻辑(Current Mode Logic,CML)拓扑结构,由两级CML锁存器级联构成。针对GaAs工艺下静态分频器电路直流功耗高的问题,文中提出在CML锁存器电路中采用低压电路拓扑,实现了在GaAs pHEMT工艺下的静态分频器低功耗设计。该静态分频器基于0.25μm GaAs pHEMT工艺设计,通过ADS软件对所设计的静态分频器进行版图设计、版图电磁仿真与电路性能仿真验证。结果表明,静态分频器能够在频率为1~12 GHz的输入时钟信号下完成二分频操作,在3 V供电电压下,静态分频器直流功耗仅为46 mW,分频器相位噪声优于-158 dBc/Hz@1 MHz offset。 展开更多
关键词 GaAs pHEMT 静态分频器 电流模式逻辑 低功耗 二分频
在线阅读 下载PDF
基于GaAs工艺的X波段电流复用LNA
5
作者 黄永康 苏国东 刘军 《电子设计工程》 2026年第3期1-5,共5页
基于0.15μm GaAs pHEMT工艺,设计了一款工作频率为X波段(8~12 GHz)的宽带低噪声放大器(LNA)。采用电流复用架构,结合增益增强技术,在实现低功耗的同时获得了高增益性能,通过源极负反馈、有耗匹配等技术实现良好的输入输出回波损耗,以... 基于0.15μm GaAs pHEMT工艺,设计了一款工作频率为X波段(8~12 GHz)的宽带低噪声放大器(LNA)。采用电流复用架构,结合增益增强技术,在实现低功耗的同时获得了高增益性能,通过源极负反馈、有耗匹配等技术实现良好的输入输出回波损耗,以及宽带下的增益平坦度。仿真结果表明,在X波段内,该低噪声放大器噪声系数小于0.9 dB,增益为20.8 dB,增益平坦度为±0.4 dB,输入输出回波损耗大于11 dB,直流功耗为31.2 mW。文中设计的LNA可广泛应用于低功耗、低噪声和高增益的通信收发前端。 展开更多
关键词 电流复用 X波段 低功耗 低噪声放大器
在线阅读 下载PDF
基于国产FPGA加速的物流分拣机器人设计
6
作者 卢玉宁 张贺(指导) +2 位作者 于铭 任佳云 揣荣岩(指导) 《集成电路与嵌入式系统》 2026年第2期91-99,共9页
针对仓储物流机器人智能化发展中对高实时运动控制与多轴协同精度优化的需求,设计并实现了一套基于国产FPGA加速物流分拣机器人系统。系统核心在于对关键算法进行硬件级优化:利用定制化ISP模块处理实现分拣目标识别,结合硬件加速的CORDI... 针对仓储物流机器人智能化发展中对高实时运动控制与多轴协同精度优化的需求,设计并实现了一套基于国产FPGA加速物流分拣机器人系统。系统核心在于对关键算法进行硬件级优化:利用定制化ISP模块处理实现分拣目标识别,结合硬件加速的CORDIC算法高效完成逆运动学解算,保障机械臂准确抓取;采用融合卡尔曼滤波的串级PID算法生成高精度的多通道PWM信号,驱动移动平台精确送达。此外,系统还集成了触摸屏人机交互功能以及基于LoRa通信与超声波测距反馈的双臂协同搬运策略。实验结果表明,机械臂单次作业周期优化至4 s,抓取准确率达90%,移动平台定位精度达厘米级,双臂协同搬运末端误差小于0.5 cm,为物流分拣领域提供了一种低成本、高可靠的国产化解决方案。 展开更多
关键词 物流分拣机器人 FPGA 图像处理 逆运动学 卡尔曼滤波 串级PID算法 双臂协同搬运
在线阅读 下载PDF
基于锁相环的Flash FPGA时钟网络架构设计
7
作者 王雪萍 蔡永涛 +1 位作者 张长胜 马金龙 《电子与封装》 2026年第1期57-61,共5页
设计一种基于锁相环(PLL)的Flash FPGA时钟网络架构,该架构的全局时钟增加至3个,核心输出时钟额外增加2个,在芯片四周设计了1个带PLL的时钟调节电路和5个不带PLL的时钟调节电路,用于实现分频、倍频、相移和延时功能。仿真结果表明该架... 设计一种基于锁相环(PLL)的Flash FPGA时钟网络架构,该架构的全局时钟增加至3个,核心输出时钟额外增加2个,在芯片四周设计了1个带PLL的时钟调节电路和5个不带PLL的时钟调节电路,用于实现分频、倍频、相移和延时功能。仿真结果表明该架构可以满足整个芯片的时序配置需求。流片测试结果表明该架构的最高工作频率可达350 MHz,较原设计的时钟调节电路(180 MHz)有显著提升,达到国外同规模类型产品的水平。 展开更多
关键词 Flash FPGA 锁相环 时钟网络
在线阅读 下载PDF
单自由度含间隙弹性碰撞振动系统的等效电路仿真
8
作者 付文斌 朱喜锋 郑冬 《机械科学与技术》 北大核心 2026年第1期27-36,共10页
该文建立了一类单自由度含间隙弹性碰撞振动系统的力学模型,采用多参数协同仿真法,分析系统在双参数平面下的周期冲击振动分布规律,采用4阶变步长Runge-Kutta法,实验仿真了简谐激励作用下系统的动力学特性及转迁过程,采用电阻、集成运... 该文建立了一类单自由度含间隙弹性碰撞振动系统的力学模型,采用多参数协同仿真法,分析系统在双参数平面下的周期冲击振动分布规律,采用4阶变步长Runge-Kutta法,实验仿真了简谐激励作用下系统的动力学特性及转迁过程,采用电阻、集成运算放大器等电子元件设计了一类与该机械碰撞系统等效的电子电路,并对不同参数下系统的数值仿真结果进行验证。结果表明:利用等效电路仿真所得结果与数值仿真结果相一致,与数值仿真相比,等效电路仿真能够快速实现动态化的参数调节及不同模态下的转换分析,为非线性动力学的研究提供了一种更加便捷的研究方法。 展开更多
关键词 冲击振动 模态转换 数值计算 颤碰运动 等效电路
在线阅读 下载PDF
基于高阶有限元法的多导体传输线寄生参数提取
9
作者 陈肜沁 任强 周远国 《半导体技术》 北大核心 2026年第2期167-175,共9页
随着集成电路(IC)技术的发展,互连线间距缩短导致近场耦合效应增强,串扰问题突出,而传统寄生参数提取方法难以兼顾精度与效率。提出一种基于高阶有限元法(HOFEM)的多导体寄生参数快速提取方法。该方法通过高阶有限元数值计算结合改进的... 随着集成电路(IC)技术的发展,互连线间距缩短导致近场耦合效应增强,串扰问题突出,而传统寄生参数提取方法难以兼顾精度与效率。提出一种基于高阶有限元法(HOFEM)的多导体寄生参数快速提取方法。该方法通过高阶有限元数值计算结合改进的参数提取流程,实现对复杂电磁场分布的精准表征,提高了参数矩阵的计算精度和效率。实验结果表明,该方法在电容参数提取时精度较传统计算方法显著提高,二维模型提高了93%,三维模型提高了91%;电感计算值与仿真结果的相对误差小于0.7%。该方法具有良好的扩展性,支持大规模导体间参数快速提取,具有较广阔的应用前景。 展开更多
关键词 高阶有限元法(HOFEM) 电容矩阵 电感矩阵 多导体 寄生参数提取
原文传递
面向格密码的高面积效率基-4快速数论变换硬件架构与无访存冲突优化设计
10
作者 郑集文 赵石磊 +3 位作者 张子悦 刘志伟 于斌 黄海 《电子与信息学报》 北大核心 2026年第2期855-865,共11页
针对格基后量子密码(PQC)算法中基-2数论变换(NTT)计算效率较低以及原位计算内存访问模式复杂的问题,该文提出一种高面积效率的基-4 NTT硬件设计。首先,介绍了负包裹卷积方法的运算流程及适用条件,在此基础上提出了一种恒定几何(CG)结... 针对格基后量子密码(PQC)算法中基-2数论变换(NTT)计算效率较低以及原位计算内存访问模式复杂的问题,该文提出一种高面积效率的基-4 NTT硬件设计。首先,介绍了负包裹卷积方法的运算流程及适用条件,在此基础上提出了一种恒定几何(CG)结构的低计算复杂度基-4 NTT/INTT算法。其次,深入分析不同PQC算法中模数的共性特征,设计了基于K^(2)-RED约简的可扩展模乘单元。最后,通过优化存储器与蝶形单元之间的数据分解与重组,提出一种基于顺序循环和阶梯循环访存的读写地址生成方案,实现了高效的无访存冲突。与传统的乒乓存储模式相比,该方案可减少12.5%的存储空间。实验结果表明,在(项数,模数位宽)分别为(256,13),(256,23)和(1024,14)的3种配置下,该设计的面积-时间积(ATP)较现有方案分别降低56.4%,69.8%和50.3%以上,具有更高的面积效率。 展开更多
关键词 格基后量子密码 数论变换 恒定几何结构 K^(2)-RED约简 无访存冲突
在线阅读 下载PDF
一种基带芯片抗温漂时钟控制方法及实现
11
作者 卢海涛 《电子技术应用》 2026年第2期35-38,共4页
针对多模基带芯片在空闲态下因32 kHz时钟温漂导致网络时基跟踪误差过大的技术难题,提出一种融合高频时钟延长校准、两级PLL级联架构及硬件自动切换机制的时钟控制方案。通过高频校准单元协同时间处理单元(TPU)与睡眠模块(LPM),在空闲... 针对多模基带芯片在空闲态下因32 kHz时钟温漂导致网络时基跟踪误差过大的技术难题,提出一种融合高频时钟延长校准、两级PLL级联架构及硬件自动切换机制的时钟控制方案。通过高频校准单元协同时间处理单元(TPU)与睡眠模块(LPM),在空闲态维持高频时钟工作以动态校准32 kHz时钟温漂,并利用两级PLL级联生成高精度基准时钟,结合硬件电路实现高低频时钟的无毛刺切换。 展开更多
关键词 多模 温漂 校准 协议栈 寻呼接收 动态切换 网络时基
在线阅读 下载PDF
碳-硅异质集成ALU芯片的设计
12
作者 郑彩萍 陈铖颖 +1 位作者 高鹰 陈隽毓 《厦门理工学院学报》 2026年第1期1-9,共9页
针对传统互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺面临的性能瓶颈,设计出一款基于90 nm CNTFET与TSMC 90 nm CMOS工艺的碳-硅异质集成三维算术逻辑单元(arithmetic logic unit,ALU)芯片。该芯片采用3D... 针对传统互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺面临的性能瓶颈,设计出一款基于90 nm CNTFET与TSMC 90 nm CMOS工艺的碳-硅异质集成三维算术逻辑单元(arithmetic logic unit,ALU)芯片。该芯片采用3D堆叠结构,上层使用90 nm CNTFET工艺提升关键路径速度与散热能力,下层采用TSMC 90 nm CMOS工艺以确保成本控制与工艺可行性;基于Cadence Integrity3DIC平台,实现该芯片的3D结构搭建,包括创建3D结构、bump设计和各个die的2D实现。实验结果表明,与纯碳基、纯硅基结构的ALU芯片相比,碳硅融合结构在散热和时序性能上均表现出优势,温度梯度较小,最高温度为53.24℃,最低温度为51.16℃,总延时为0.482 ns,时间裕度为4.382 ns。 展开更多
关键词 三维算术逻辑单元(ALU)芯片 三维集成电路(3DIC) 碳硅融合 异质集成 碳纳米管 Integrity_3DIC软件
在线阅读 下载PDF
Advanced Design for High-Performance and AI Chips
13
作者 Ying Cao Yuejiao Chen +2 位作者 Xi Fan Hong Fu Bingang Xu 《Nano-Micro Letters》 2026年第1期306-336,共31页
Recent years have witnessed transformative changes brought about by artificial intelligence(AI)techniques with billions of parameters for the realization of high accuracy,proposing high demand for the advanced and AI ... Recent years have witnessed transformative changes brought about by artificial intelligence(AI)techniques with billions of parameters for the realization of high accuracy,proposing high demand for the advanced and AI chip to solve these AI tasks efficiently and powerfully.Rapid progress has been made in the field of advanced chips recently,such as the development of photonic computing,the advancement of the quantum processors,the boost of the biomimetic chips,and so on.Designs tactics of the advanced chips can be conducted with elaborated consideration of materials,algorithms,models,architectures,and so on.Though a few reviews present the development of the chips from their unique aspects,reviews in the view of the latest design for advanced and AI chips are few.Here,the newest development is systematically reviewed in the field of advanced chips.First,background and mechanisms are summarized,and subsequently most important considerations for co-design of the software and hardware are illustrated.Next,strategies are summed up to obtain advanced and AI chips with high excellent performance by taking the important information processing steps into consideration,after which the design thought for the advanced chips in the future is proposed.Finally,some perspectives are put forward. 展开更多
关键词 Artificial intelligence Advanced chips AI chips Design tactics Review and perspective
在线阅读 下载PDF
EDA产业发展新态势
14
作者 刘伟平 王宗源 +1 位作者 尹文婷 刘晓明 《微电子学与计算机》 2026年第1期1-10,共10页
作为集成电路设计的基石,国内电子设计自动化(Electronic Design Automation, EDA)产业近年来发展迅速,无论是企业数量还是技术覆盖度,都呈现出快速增长态势。然而从全球EDA产业视角来看,国产EDA成熟工具的覆盖度还不够全面,且对先进工... 作为集成电路设计的基石,国内电子设计自动化(Electronic Design Automation, EDA)产业近年来发展迅速,无论是企业数量还是技术覆盖度,都呈现出快速增长态势。然而从全球EDA产业视角来看,国产EDA成熟工具的覆盖度还不够全面,且对先进工艺的支持能力也有待加强。随着集成电路产业进入后摩尔时代,以GAAFET、CFET等为代表的新工艺,以第三代半导体、二维材料等为代表的新材料和以先进封装、异质异构集成、STCO等为代表的新方法不断涌现,而以汽车电子、人工智能、智能物联网、6G通信等为代表的多样化和复杂化的新型应用需求,如高带宽、高算力、高可靠性、低功耗、低时延和低成本等,更进一步推动了集成电路设计和制造技术的变革,这些都为EDA产业指明了新的发展方向。同时,万物互联的数字世界正在被加速构建,如何与AI技术、云技术甚至数字孪生等信息技术深度融合,助力智能化时代的早日到来,也是EDA产业需要密切关注的发展趋势。 展开更多
关键词 EDA 芯粒 人工智能 数字孪生
在线阅读 下载PDF
基于PWM的高精度可调电流输出驱动电路
15
作者 张诚 刘志利 《电子与封装》 2026年第1期78-82,共5页
提出一种基于脉冲宽度调制(PWM)的高精度可调电流输出驱动电路。该电路由微控制单元(MCU)提供不同占空比的PWM信号,实现电流可调功能,通过由三极管构成的推挽电路与运算放大器构成的负反馈电路共同实现高精度电压-电流转换功能。测试结... 提出一种基于脉冲宽度调制(PWM)的高精度可调电流输出驱动电路。该电路由微控制单元(MCU)提供不同占空比的PWM信号,实现电流可调功能,通过由三极管构成的推挽电路与运算放大器构成的负反馈电路共同实现高精度电压-电流转换功能。测试结果表明,在环境温度为-55~125℃、负载为10Ω的条件下,该电路具有-50~50 mA驱动能力,输出精度为±0.3%。 展开更多
关键词 脉冲宽度调制 微控制单元 高精度 电流可调
在线阅读 下载PDF
一种多量程轨到轨高压输出DAC设计
16
作者 肖博兮 蒋玉贺 《微处理机》 2026年第1期59-64,共6页
在0.18μm 60 V BCD工艺下,设计并实现了一种高压轨到轨输出的数模转换器电路(DAC)。该电路在12位分辨率下展现出良好的单调性。基于折叠共源共栅结构,提出了一种新型高压轨到轨输出运算放大器。其第一级采用增益自举技术,显著提升了运... 在0.18μm 60 V BCD工艺下,设计并实现了一种高压轨到轨输出的数模转换器电路(DAC)。该电路在12位分辨率下展现出良好的单调性。基于折叠共源共栅结构,提出了一种新型高压轨到轨输出运算放大器。其第一级采用增益自举技术,显著提升了运算放大器的速度与增益;第二级则运用Class AB架构,实现了轨到轨输出功能。通过灵活配置输出模式,用户可自由选择40、20、10 V三个输出量程范围。DAC输出级具备驱动±30 mA电流的能力,有效减少了对外挂运放的依赖。对DAC电路进行了全面的仿真与验证,仿真结果表明:DAC的积分非线性(INL)小于|0.3|LSB,微分非线性(DNL)小于|0.3|LSB,建立时间不超过1μs。在输入1 MHz正弦波信号时,信噪失真比(SNDR)达到72.54 dB,总谐波失真(THD)低至-80.45 dB,有效位数(ENOB)高达11.76 bit。 展开更多
关键词 BCD工艺 高压数模转换器 R-2R电阻阵列 轨到轨输出
在线阅读 下载PDF
智能照明控制系统单片机国产化适配实践
17
作者 邵明亚 《计算机应用文摘》 2026年第1期182-184,共3页
随着国产半导体技术的持续突破,在工业控制领域采用自主可控芯片已成为保障供应链安全的重要路径。文章以景观照明为应用场景,研究国产单片机在智能灯具控制系统中的适配与实践。通过构建“协议兼容层-功能逻辑层-HAL适配层-硬件驱动层... 随着国产半导体技术的持续突破,在工业控制领域采用自主可控芯片已成为保障供应链安全的重要路径。文章以景观照明为应用场景,研究国产单片机在智能灯具控制系统中的适配与实践。通过构建“协议兼容层-功能逻辑层-HAL适配层-硬件驱动层”通用架构,提出软硬件协同优化方案,重点解决了DMX512多波特率适配、LED驱动芯片串行归零码协议兼容等关键技术问题,满足智能照明控制需求。 展开更多
关键词 RDM灯具 单片机 国产化替代 嵌入式开发
在线阅读 下载PDF
一种低静态电流的车用降压芯片
18
作者 谢凌寒 幸仁松 《电子与封装》 2026年第2期47-53,共7页
随着汽车电子系统性能要求的提高,车用高压降压芯片的静态电流要更小。同时为了降低电磁干扰和保证系统协调性,车用高压降压芯片的开关频率需要同步外部时钟。提出了一种低静态电流和可同步外部时钟的车用高压降压芯片设计方法。采用内... 随着汽车电子系统性能要求的提高,车用高压降压芯片的静态电流要更小。同时为了降低电磁干扰和保证系统协调性,车用高压降压芯片的开关频率需要同步外部时钟。提出了一种低静态电流和可同步外部时钟的车用高压降压芯片设计方法。采用内部频率补偿的方式,节省芯片的外围器件。同时为了节约芯片面积,采用了电容倍增的电路。通过特有的轻载模式,极大降低了芯片静态电流。设计了锁相环,可同步外部时钟,时钟范围是200 k Hz~2.2 MHz。基于0.18μm BCD工艺设计了一款输入电压范围为3.6~36 V、输出电压为1~12 V、最大输出电流为3 A的降压芯片。流片后测试结果表明,该芯片在空载条件下的静态电流典型值仅为25μA,满足车用高压降压芯片的低功耗和高性能要求。 展开更多
关键词 高压降压 低静态电流 同步外部频率
在线阅读 下载PDF
应用于航空航天领域的低功耗多节点抗辐射静态随机存取存储器设计 被引量:1
19
作者 柏娜 李钢 +1 位作者 许耀华 王翊 《电子与信息学报》 北大核心 2025年第3期850-858,共9页
随着对太空的探索的深入,人们发现应用于航天领域的静态随机存取存储器(SRAM)易受到高能粒子轰击发生电节点翻转(SEU)和多节点翻转(SEMNU)。该文为解决SRAM的单粒子翻转问题提出一种16TSRAM单元可以用于SRAM的抗翻转应用,该单元包含3个... 随着对太空的探索的深入,人们发现应用于航天领域的静态随机存取存储器(SRAM)易受到高能粒子轰击发生电节点翻转(SEU)和多节点翻转(SEMNU)。该文为解决SRAM的单粒子翻转问题提出一种16TSRAM单元可以用于SRAM的抗翻转应用,该单元包含3个敏感节点,使用金属氧化物半导体(MOS)管堆叠结构,较大提高了单元的稳定性。在65 nm CMOS工艺下仿真证明该单元可以解决SEU和SEMNU问题。相比于SARP12T,LWS14T,SAR14T,RSP14T,EDP12T和SIS10T,MNRS16T的保持静态噪声容限(HSNM)分别提升了1.4%,54.9%,58.9%,0.7%,59.1%和107.4%。相比于SARP12T,RH12T,SAR14T,RSP14T,S8N8P16T,EDP12T和SIS10T,MNRS16T的读取静态噪声容限(RSNM)分别提升了94.3%,31.4%,90.3%,8.9%,71.5%,90.4%和90.3%。相较于SAR14T,RSP14T和EDP12T,MNRS16T的保持功率(Hpwr)降低了24.7%,33.9%和25.7%。 展开更多
关键词 单粒子翻转 抗辐射 静态随机存取存储器
在线阅读 下载PDF
基于Radix-4 Booth编码的并行乘法器设计 被引量:1
20
作者 范文兵 周健章 《郑州大学学报(工学版)》 CAS 北大核心 2025年第1期26-33,共8页
速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化... 速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化基数为4的改进Booth编码器和解码器,此结构采用较少的逻辑门资源,并且易对输入比特进行并行化处理。在Wallace压缩电路中,对符号扩展位进行预处理并设计新的压缩器结构,优化整个Wallace压缩模块。在第二级压缩过程中提前对高位使用纹波进位加法器结构计算,减小了多bit伪和的求和位数。在求和电路中,使用两级超前进位加法器结构,在缩短关键路径传输延时的同时避免增大芯片面积,提高了乘法器的运行速度。新型定点乘法器与已有的乘法器结构相比,减少了12.0%的面积,降低了20.5%的延时。 展开更多
关键词 Radix-4 Booth编码 面积 传输延时 编码器 解码器 Wallace压缩
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部