期刊文献+
共找到711篇文章
< 1 2 36 >
每页显示 20 50 100
基于FPGA的高速ADC测试系统研究
1
作者 李仕军 谌谦 +4 位作者 刘建明 杨超 梁希 谢休华 李小虎 《微处理机》 2026年第1期1-6,共6页
本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并... 本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并提供可调的超高精度、低抖动的时钟信号。结果表明,ADC芯片在1 GHz时的SNR为34.03 dBFS,ENOB为5.65 bit;在20 GHz时的SNR为30.07 dBFS,ENOB为4.58 bit。测试结果与芯片手册一致,表明该测试系统满足超高速ADC的测试要求,也可用于8位或12位、12 Gsps以上ADC芯片的测试。 展开更多
关键词 超高速ADC芯片测试 测试系统 FPGA 低抖动时钟
在线阅读 下载PDF
微波系统级封装的特点研究与应用进展 被引量:1
2
作者 李斌 杨军 +5 位作者 张波 孙树风 姚欣 徐辉 任凤朝 杨士成 《空间电子技术》 2025年第S1期100-113,共14页
传统多芯片组件封装技术是高密度电子封装技术中的代表性技术,但是受封装内微波信号传输的制约,其射频微波芯片采取水平化的排布方式,难以满足高频率、高密度的射频微波系统级封装需求。随着基板材料技术和叠层工艺不断进步发展,并逐渐... 传统多芯片组件封装技术是高密度电子封装技术中的代表性技术,但是受封装内微波信号传输的制约,其射频微波芯片采取水平化的排布方式,难以满足高频率、高密度的射频微波系统级封装需求。随着基板材料技术和叠层工艺不断进步发展,并逐渐应用至射频微波领域,利用晶圆级、三维化和异构集成等实现微波封装集成,使得射频微波组件系统级封装(system in package,SiP)技术成为后摩尔时代增加系统集成度、实现产品小型化的最有效方案之一。文章概述了微波SiP的概念、特点,以及其架构分类。介绍了微波SiP应用材料的发展及应用于微波收发通道的最新研究进展和存在的挑战,展望了未来发展趋势,对其在航天领域的应用发展指明了方向。 展开更多
关键词 多芯片组件 系统级封装 微波收发通道
在线阅读 下载PDF
CDIO与OBE理念下以职业能力为核心的物联网课程体系新探索 被引量:1
3
作者 喻金 朱建全 袁讯 《物联网技术》 2025年第19期159-162,共4页
物联网行业的人才短缺问题是其快速发展过程中面临的重要挑战。文中提出了一种面向应用型高校的就业导向物联网课程设计方案,旨在弥合教育与行业需求之间的差距。所提出的课程体系融合了OBE和CDIO理念,采用了“四层递进”结构和优化的... 物联网行业的人才短缺问题是其快速发展过程中面临的重要挑战。文中提出了一种面向应用型高校的就业导向物联网课程设计方案,旨在弥合教育与行业需求之间的差距。所提出的课程体系融合了OBE和CDIO理念,采用了“四层递进”结构和优化的课程模块。该课程体系强调实践训练,通过感性认知、技能深化和准就业等阶段实施分阶段式教学。通过就业率、企业满意度和学生的创新能力评估教学效果,案例研究表明,该方案可有效提升学生的工程实践和创新能力,为物联网人才培养提供了参考;课程体系的动态调整机制确保了其与行业发展的持续契合,能够有效助力学生职业发展。 展开更多
关键词 物联网 就业导向教育 课程设计 实践能力 人才培养 CDIO理念 OBE理念
在线阅读 下载PDF
一种基于二分区四分支树的高效时钟树综合方法
4
作者 郭静静 刘润衎 +3 位作者 杨君威 王嘉伟 王冲 蔡志匡 《电子学报》 北大核心 2025年第8期2719-2728,共10页
在超大规模集成电路设计中,高效的时钟树综合对保障电路性能与可靠性至关重要.为应对大规模电路中时钟偏差、延迟和功耗的协同优化挑战,本文提出一种基于二分区四分支类H树的高效时钟树综合方法.该方法在自底向上阶段,首先采用贪婪聚类... 在超大规模集成电路设计中,高效的时钟树综合对保障电路性能与可靠性至关重要.为应对大规模电路中时钟偏差、延迟和功耗的协同优化挑战,本文提出一种基于二分区四分支类H树的高效时钟树综合方法.该方法在自底向上阶段,首先采用贪婪聚类算法(Greedy-Based Clustering,GBC)提升底层缓冲器扇出利用率,显著减少了底层插入的缓冲器数量;随后,结合缓冲器重选位算法对局部时钟偏差进行精细控制.在自顶向下阶段,首先通过理论推导证明沿路径均匀插入特定数量缓冲器可使时钟延迟最小化,并基于此构建了查找表以指导缓冲器的最优插入.随后,本文将版图沿时钟源垂直划分为两个对称的半区,在每个半区内构建四分支的类H树结构.该结构不仅应用长路径缓冲器插入算法来最小化全局时钟延迟,还利用其对称性对对称路径上的缓冲器进行合并,在保证低时钟偏差和低延迟的同时,进一步优化了缓冲器数量.最后,针对综合过程中可能出现违反约束的情况,本文先基于布尔运算提取了缓冲器的可插入点,再根据曼哈顿矩形的性质确定了缓冲器的最优放置点.本文算法在1×10^(5)−2×10^(5)数量触发器规模的电路进行实例验证,结果表明本算法优势显著.相较于OpenROAD,时钟偏差与功耗分别降低32.3%和29.9%;相较于GH-Tree,时钟偏差与功耗分别降低59.9%和28.9%,同时全局时钟延迟均保持在同一水平. 展开更多
关键词 二分区四分支树 缓冲器插入 时钟偏差 时钟延迟 时钟树综合
在线阅读 下载PDF
基于动态电容的复合电流源阶段延时计算方法
5
作者 郭静静 查佩文 +1 位作者 张树钢 蔡志匡 《电子学报》 北大核心 2025年第7期2428-2440,共13页
深亚微米工艺下传统时序模型的延时计算不再准确,针对米勒效应愈发不可忽视、互连线电阻性增大和互连线延时比重越来越大等问题,本文提出一种基于动态电容的复合电流源阶段延时计算方法.首先,本文引入基于电压的插值方法支持复合电流源... 深亚微米工艺下传统时序模型的延时计算不再准确,针对米勒效应愈发不可忽视、互连线电阻性增大和互连线延时比重越来越大等问题,本文提出一种基于动态电容的复合电流源阶段延时计算方法.首先,本文引入基于电压的插值方法支持复合电流源的延时计算;其次,构建Π模型为负载的单元延时计算方法,采用多阈值分析改进有效电容并推导动态电容,实现迭代计算流程;随后,扩展动态电容概念到阶段延时计算中,实现以分布式RC网络作为负载的阶段延时计算方法,并使用机器学习优化互连线延时.基于ASAP 7 nm Predictive PDK(ASAP 7)工艺,本文提出的阶段延时计算方法与SPICE(Simulation Program with Integrated Circuit Emphasis)对比分别实现了1.49%、3.16%、1.70%、0.88%的单元延时、单元转换时间、互连线延时与互连线转换时间的平均相对误差,平均在4~5次迭代后达到收敛. 展开更多
关键词 时序模型 阶段延时计算 复合电流源模型 米勒效应 动态电容
在线阅读 下载PDF
基于红外传感的博物馆火灾自动化预警系统 被引量:1
6
作者 李勇 贺金辉 +1 位作者 乔旭 冯科建 《电子设计工程》 2025年第14期161-165,共5页
针对博物馆复杂建筑结构中的火灾监测难题,设计了一种基于红外传感的博物馆火灾自动化预警系统。通过在博物馆各房间设置红外传感器,实时采集热辐射信号并转换为数字信号,利用模糊神经网络模型分析这些信号,基于历史火灾温度数据学习温... 针对博物馆复杂建筑结构中的火灾监测难题,设计了一种基于红外传感的博物馆火灾自动化预警系统。通过在博物馆各房间设置红外传感器,实时采集热辐射信号并转换为数字信号,利用模糊神经网络模型分析这些信号,基于历史火灾温度数据学习温度与火灾概率的关系。实验结果显示,该系统能够远程监控多个房间的温度状态,智能识别火灾风险信号,并在0.26 s内完成火灾信号的诊断与报警,为博物馆提供高效、准确的火灾预警手段。 展开更多
关键词 红外传感 博物馆 火灾监测 自动化预警 模糊神经网络 蜂鸣器
在线阅读 下载PDF
SiP先进封装的气隙TSV应力仿真研究
7
作者 屈润宁 李多生 +2 位作者 潘丽 刘斌 齐伟 《信息化研究》 2025年第4期123-129,共7页
2.5D/3D技术突破了摩尔定律的物理限制,推动高密度、高集成度的系统级封装(System-in-Package, SiP)成为技术主流。硅通孔(Through-Silicon Via, TSV)作为先进封装中信号与热传输的核心结构,其热应力问题尚未得到有效解决。为此,设计了... 2.5D/3D技术突破了摩尔定律的物理限制,推动高密度、高集成度的系统级封装(System-in-Package, SiP)成为技术主流。硅通孔(Through-Silicon Via, TSV)作为先进封装中信号与热传输的核心结构,其热应力问题尚未得到有效解决。为此,设计了两种气隙TSV结构(Ⅰ型与Ⅱ型),并基于Ⅱ型TSV更优的散热性能,采用Abaqus软件开展材料与温度场耦合仿真。结果表明:在Ⅱ型气隙TSV的铜(Cu)与铝(Al)中掺杂钨(W)可显著降低最大热应力,降幅分别达20.3%和18.6%;当升温时TSV顶部影响不大,硅衬底部分随着温度升高应力逐渐增大且金属导体为W/Al合金时温度每上升100℃应力有显著增大。 展开更多
关键词 仿真 气隙 复合材料 热应力 硅通孔
在线阅读 下载PDF
恶劣环境下电子产品可靠性的技术挑战与应对策略 被引量:1
8
作者 KONRAD Mike “电子首席情报官”编辑组(译) 《印制电路信息》 2025年第6期71-74,共4页
探讨恶劣环境影响电子产品可靠性的问题,包括电化学迁移、腐蚀、热应力及污染物敏感性等,并分析残留物耐受性在组装设计中的作用。通过对比通孔插装技术与表面贴装技术的差异,揭示设计选择对电子设备适应力的影响。此外,结合案例分析提... 探讨恶劣环境影响电子产品可靠性的问题,包括电化学迁移、腐蚀、热应力及污染物敏感性等,并分析残留物耐受性在组装设计中的作用。通过对比通孔插装技术与表面贴装技术的差异,揭示设计选择对电子设备适应力的影响。此外,结合案例分析提出材料选择、保护涂层、热量管理及清洁工艺等应对策略。最后,展望高阶材料、增强涂层、预测性维护等在未来的发展与应用趋势,以期为恶劣环境下的电子产品可靠性设计提供参考。 展开更多
关键词 电子可靠性 电化学迁移 腐蚀 热应力 恶劣环境
在线阅读 下载PDF
基于深度学习的神经形态芯片辐射源重构方法
9
作者 莫利楠 李燕 《电波科学学报》 北大核心 2025年第3期503-510,共8页
针对神经形态芯片辐射源建模难题,提出了一种基于卷积神经网络(convolutional neural network,CNN)和全连接网络(fully connected network,FCN)的辐射源重构方法。该方法以传统等效源理论为基础,通过近场扫描点与偶极子位置的关系构建... 针对神经形态芯片辐射源建模难题,提出了一种基于卷积神经网络(convolutional neural network,CNN)和全连接网络(fully connected network,FCN)的辐射源重构方法。该方法以传统等效源理论为基础,通过近场扫描点与偶极子位置的关系构建系数矩阵,并将其作为神经网络的输入,对应磁场幅度作为输出,利用神经网络建立偶极子与扫描场之间的映射关系。通过数值仿真和实验测量进行方法验证,结果表明,该方法通过将扫描区域外平面的系数矩阵输入训练好的神经网络可以准确预测对应的磁场幅度,其预测结果与仿真结果及测量结果的相对误差均在5%左右,具有良好的精度。 展开更多
关键词 神经形态芯片 近场扫描 卷积神经网络(CNN) 全连接网络(FCN) 辐射源重构
在线阅读 下载PDF
面向商用存算一体架构矩阵乘算子协同优化策略研究
10
作者 贺煜凯 谢童欣 +2 位作者 朱振华 高岚 李冰 《电子与信息学报》 北大核心 2025年第9期3187-3197,共11页
由于近存架构对数据密集型程序加速的潜力,Samsung等公司推出基于高带宽存储器与存内计算(HBM-PIM)的近存芯片用于大模型加速,得益于HBM的高带宽和天然并行特性,近存计算表现出对大模型极佳的加速。该文发现,矩阵规模变化时,HBM-PIM架... 由于近存架构对数据密集型程序加速的潜力,Samsung等公司推出基于高带宽存储器与存内计算(HBM-PIM)的近存芯片用于大模型加速,得益于HBM的高带宽和天然并行特性,近存计算表现出对大模型极佳的加速。该文发现,矩阵规模变化时,HBM-PIM架构的加速性能表现出不稳定性,限制了大模型部署的加速提升。为了释放HBM-PIM的加速潜力,该文深度分析了不同规模算子在HBM-PIM上性能差异的根本原因在于当前HBM-PIM对矩阵乘数据划分、映射和执行的支持不足,进而提出融合动态Bank分配、奇偶Bank交错式地址映射与分片虚拟化计算优化方法,有效提高了资源利用率和计算并行性。评估结果表明,所提方法对不同规模的矩阵计算都取得了1.894~8.225的加速比,相比优化前,性能平均提升了2.7倍。该文所提方案有效增强了PIM体系结构在多尺度任务下的可扩展性与适配能力,为AI算子在存内计算平台上的高效映射与调度提供了有益参考。 展开更多
关键词 存算一体 算子性能优化 矩阵乘算子 数据并行 地址映射策略
在线阅读 下载PDF
基于IP核复用技术的SoC设计 被引量:12
11
作者 金湘亮 陈杰 +1 位作者 郭晓旭 仇玉林 《半导体技术》 CAS CSCD 北大核心 2002年第4期16-21,共6页
摘要:概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,IP核种类。
关键词 集成电路 IP核 SOC 复用技术 知识产权设计模块 IC 发展状况 中国 IP产业 电子信息产业
在线阅读 下载PDF
NAND Flash存储的坏块管理方法 被引量:20
12
作者 舒文丽 吴云峰 +1 位作者 赵启义 孙长胜 《电子器件》 CAS 2011年第5期580-583,共4页
针对NAND Flash海量存储时对数据可靠性的要求,提出了一种基于在FPGA内部建立RAM存储有效块地址的坏块管理方法。在海量数据存储系统中,通过调用检测有效块地址函数确定下一个有效块地址并存入建好的寄存器中,对NANDFlash进行操作时,不... 针对NAND Flash海量存储时对数据可靠性的要求,提出了一种基于在FPGA内部建立RAM存储有效块地址的坏块管理方法。在海量数据存储系统中,通过调用检测有效块地址函数确定下一个有效块地址并存入建好的寄存器中,对NANDFlash进行操作时,不断更新和读取寄存器的内容,这样就可以实现坏块的管理。实验证明,本方法可以大大减小所需寄存器的大小并节省了FPGA资源,经过对坏块的管理,可以使数据存储的可靠性有很大的提升。 展开更多
关键词 NAND FLASH 坏块管理 坏块替换 ECC纠错 FAT文件系统
在线阅读 下载PDF
一种低静态电流、高稳定性的LDO线性稳压器 被引量:26
13
作者 陈东坡 何乐年 严晓浪 《电子与信息学报》 EI CSCD 北大核心 2006年第8期1526-1529,共4页
该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4μA。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达... 该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4μA。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达到了高稳定性的设计要求。芯片设计基于CSMC公司的0.5μmCMOS混合信号模型,并通过了流片验证。测试结果表明,该稳压器的线性调整和负载调整的典型值分别为2mV和14mV;输出的最大电流为300mA;其输出压差在150mA输出电流,3.3V输出电压下为170mV;输出噪声在频率从22Hz到80kHz间为150μVRMS。 展开更多
关键词 低压差线性稳压器 静态电流 稳定性 线性和负载调整
在线阅读 下载PDF
静电执行的MEMS多层膜材料参数在线提取方法 被引量:8
14
作者 聂萌 黄庆安 +2 位作者 王建华 戎华 李伟华 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第11期1537-1543,共7页
基于静电执行结构 ,结合能量法 ,推导出不等宽多层两端固支梁在静电作用下发生吸合 (pull- in)现象时吸合电压的解析表达式 ,并用数值方法进行了拟合修正 ,用 Coventorware软件进行的模拟表明所得拟合表达式具有较高的精度 .由于吸合电... 基于静电执行结构 ,结合能量法 ,推导出不等宽多层两端固支梁在静电作用下发生吸合 (pull- in)现象时吸合电压的解析表达式 ,并用数值方法进行了拟合修正 ,用 Coventorware软件进行的模拟表明所得拟合表达式具有较高的精度 .由于吸合电压与梁的材料参数和几何尺寸有关 ,通过改变梁的几何尺寸可以得到不同的吸合电压值 ,从而得到梁各层材料的参数 。 展开更多
关键词 两端固支梁 吸合 材料参数提取 模拟
在线阅读 下载PDF
超低功耗无片外电容的低压差线性稳压器 被引量:10
15
作者 陈琛 孙可旭 +2 位作者 冯建宇 奚剑雄 何乐年 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2017年第8期1669-1675,共7页
为了减小无片外电容低压差线性稳压器(LDO)的功耗并提高稳定性,提出带有阻抗衰减缓冲器的LDO.该LDO主环路采用三级运放结构,具有动态偏置并联反馈结构和摆率增强电路的缓冲器作为中间级,驱动PMOS功率管.使用嵌套密勒补偿方式(NMC),将低... 为了减小无片外电容低压差线性稳压器(LDO)的功耗并提高稳定性,提出带有阻抗衰减缓冲器的LDO.该LDO主环路采用三级运放结构,具有动态偏置并联反馈结构和摆率增强电路的缓冲器作为中间级,驱动PMOS功率管.使用嵌套密勒补偿方式(NMC),将低频主极点放置在第一级输出,将缓冲器输出极点和LDO输出极点作为次极点构成极点-极点追踪,达到无片外电容LDO稳定性和瞬态响应的要求.芯片采用GSMC公司的130nm CMOC工艺模型设计并经流片测试.测试结果表明:在1.6~4V输入电压下,输出1.5V电压,最大输出电流为1.5mA时静态电流小于881nA.测试结果验证了设计要求. 展开更多
关键词 低压差线性稳压器 超低功耗 无片外电容 嵌套密勒补偿(NMC) 阻抗衰减缓冲器
在线阅读 下载PDF
传感器网络中基于压缩感知的压缩域目标跟踪算法研究与应用 被引量:13
16
作者 孙斌 马春晖 +2 位作者 金心宇 吕鹏昊 项川 《电子测量与仪器学报》 CSCD 北大核心 2016年第11期1617-1625,共9页
复杂环境下传感器网络目标跟踪,存在跟踪准确性与算法复杂性这对矛盾,需要考虑准确性、通信和计算能耗之间的折中。针对此问题,研究传感器网络中基于压缩感知的压缩域目标跟踪和压缩域数据融合,并提出了用稀疏的测量矩阵对haarlike特征... 复杂环境下传感器网络目标跟踪,存在跟踪准确性与算法复杂性这对矛盾,需要考虑准确性、通信和计算能耗之间的折中。针对此问题,研究传感器网络中基于压缩感知的压缩域目标跟踪和压缩域数据融合,并提出了用稀疏的测量矩阵对haarlike特征压缩,压缩域特征送入朴素贝叶斯分类器,在压缩域直接实现目标跟踪的算法。然后通过配置传感器网络以生成多个层次类型不同的簇结构,压缩后的数据在网络中传输,并在各层簇头实现压缩域下的数据融合。该算法通过稀疏测量矩阵压缩表征原始图像信息和分类器的自我学习更新,提高了对压缩域目标特征分类的准确性,在复杂环境下有更好的鲁棒性。而压缩域直接进行目标跟踪,不需要重构图像,也减少了网络运算量和数据传输量。通过仿真实验和标准数据库测试对比以及在机器人足球赛实验平台中的应用表明,该算法在跟踪准确性,数据传输量及传输能耗上均有优势。 展开更多
关键词 压缩感知 传感器网络目标跟踪 压缩域 数据融合
在线阅读 下载PDF
硅基平面螺旋电感的等效电路模型和参数提取 被引量:10
17
作者 黄志忠 殷晓星 +1 位作者 崔铁军 洪伟 《电波科学学报》 EI CSCD 北大核心 2005年第6期777-783,共7页
针对螺旋电感传统等效电路模型的不足,提出了一种改进形式的集总参数等效电路模型。该等效电路模型能很好地反映出电感参数随频率变化的实际效应,可适用于从低频到自谐振频率的宽频带范围。同时,应用电磁场全波分析方法对CMOS工艺下平... 针对螺旋电感传统等效电路模型的不足,提出了一种改进形式的集总参数等效电路模型。该等效电路模型能很好地反映出电感参数随频率变化的实际效应,可适用于从低频到自谐振频率的宽频带范围。同时,应用电磁场全波分析方法对CMOS工艺下平面螺旋电感进行仿真分析。从得到的散射参数中提取电感L、Q值及自谐振频率。基于参数优化和曲线拟合技术,给出了等效电路模型中各个元件值的多变量闭合表达式。这些表达式可方便地用于集成电路的设计和优化,从而提高电路设计的性能和效率。 展开更多
关键词 射频集成电路 螺旋电感 电路模型 参数提取 CMOS工艺
在线阅读 下载PDF
一种堆叠式3D IC的最小边界热分析方法 被引量:7
18
作者 余慧 吴昊 +1 位作者 陈更生 童家榕 《电子学报》 EI CAS CSCD 北大核心 2012年第5期865-870,共6页
目前的热分析工具仅仅支持单芯片的热分析,而堆叠式的三维芯片(3D IC)在同一封装中包含多个堆叠的芯片,对芯片的散热和温度管理提出了更高的要求,并且在热分析过程中需要处理复杂的边界条件.本文提出的最小边界法可以准确且有效地处理... 目前的热分析工具仅仅支持单芯片的热分析,而堆叠式的三维芯片(3D IC)在同一封装中包含多个堆叠的芯片,对芯片的散热和温度管理提出了更高的要求,并且在热分析过程中需要处理复杂的边界条件.本文提出的最小边界法可以准确且有效地处理堆叠式3D IC的边界条件,简化了三维芯片封装的热模型;同时,本文提出在堆叠式3D IC的稳态热量分析中通过将连接点分类、采用预处理矩阵的方法加速整个全局热传导矩阵的求解过程,从而简化热分析流程.实验结果表明:将有限元方法作为基本的热分析方法,用最小边界法处理堆叠式3D IC,可以准确分析芯片的热分布;同时通过高效的预处理矩阵可以减少共轭梯度法求解中90%的迭代次数. 展开更多
关键词 热分析 有限元方法 3D IC 最小边界
在线阅读 下载PDF
温度补偿的30nA CMOS电流源及在LDO中的应用 被引量:12
19
作者 王忆 何乐年 严晓浪 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2006年第9期1657-1662,共6页
设计了一种新型的用于低功耗LDO线性稳压器的CMOS高精度参考电流源.通过亚阈值设计方法得到30nA与电源电压无关的基准电流.利用MOS管寄生二极管反向电流的高温特性,对各支路的镜像电流进行了温度补偿,在-40~130℃范围内的30nA的基... 设计了一种新型的用于低功耗LDO线性稳压器的CMOS高精度参考电流源.通过亚阈值设计方法得到30nA与电源电压无关的基准电流.利用MOS管寄生二极管反向电流的高温特性,对各支路的镜像电流进行了温度补偿,在-40~130℃范围内的30nA的基准电流精度从±1.5nA提高到±0.9nA.用这种参考电流源设计的LDO的静态电流在-40~130℃范围时减小到4μA.用Cadence公司的Spectre软件以及CSMC的0.5μm CMOS混合信号模型对电路进行了仿真与芯片设计.芯片测试结果验证了以上设计. 展开更多
关键词 30nA 静态电流 寄生二极管 LDO
在线阅读 下载PDF
基于通讯的NoC设计 被引量:5
20
作者 杜高明 高明伦 +2 位作者 尹勇生 胡永华 周干民 《微电子学与计算机》 CSCD 北大核心 2006年第4期11-14,共4页
近年来,一种全新的集成电路体系结构——NetworkonChip(NoC)已经成为微电子学科研究的热点问题之一,其核心思想是将计算机网络技术移植到芯片设计中来,从体系结构上彻底解决片上通讯的瓶颈问题。文章提出了一种基于通讯的NoC设计方法,... 近年来,一种全新的集成电路体系结构——NetworkonChip(NoC)已经成为微电子学科研究的热点问题之一,其核心思想是将计算机网络技术移植到芯片设计中来,从体系结构上彻底解决片上通讯的瓶颈问题。文章提出了一种基于通讯的NoC设计方法,通过监控和协调NoC的网络通讯来获得更好的性能,并总结了实现该设计方法所必须研究的关键技术。 展开更多
关键词 NETWORK on CHIP 体系结构 片上通讯 监控 协调
在线阅读 下载PDF
上一页 1 2 36 下一页 到第
使用帮助 返回顶部