期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
掺HCl栅氧化对MOS结构电特性的影响 被引量:1
1
作者 严荣良 张国强 +1 位作者 任迪远 赵元富 《微电子学与计算机》 CSCD 北大核心 1994年第1期49-51,共3页
研究了栅氧化时掺HCl的硅栅MOSFET的DDS-VGS特性、阈电压和界面态.结果发现,HCl掺入栅介质,可使IDS-VGS曲线正向漂移,PMOSFET阈电压绝对值减小,NMOSFET阈电压增大,Si/SiO2界面态... 研究了栅氧化时掺HCl的硅栅MOSFET的DDS-VGS特性、阈电压和界面态.结果发现,HCl掺入栅介质,可使IDS-VGS曲线正向漂移,PMOSFET阈电压绝对值减小,NMOSFET阈电压增大,Si/SiO2界面态密度下降。采用氯的负电中心和Si/SiO2界面硅悬挂键的键合模型对实验结果进行了解释。 展开更多
关键词 掺杂 氯化氢 MOS结构 电特性
在线阅读 下载PDF
非均匀掺杂增强型埋沟pMOSFET阈值电压的建模 被引量:1
2
作者 朱兆旻 阮刚 《固体电子学研究与进展》 CAS CSCD 北大核心 1999年第2期182-189,共8页
比较了增强型埋沟pMOSFET和增强型表面沟道pMOSFET的导通机理,提出了一种处理沟道反型注入非均匀掺杂浓度的方法,推导了增强型埋沟pMOSFET阈值电压的计算公式,比较了增强型埋沟pMOSFET阈值电压的计算值... 比较了增强型埋沟pMOSFET和增强型表面沟道pMOSFET的导通机理,提出了一种处理沟道反型注入非均匀掺杂浓度的方法,推导了增强型埋沟pMOSFET阈值电压的计算公式,比较了增强型埋沟pMOSFET阈值电压的计算值和测量值,计算值和测量值的相对偏差<10%,表明文中提出的有关方法和模型是有一定精度的。计算结果也表明掺杂浓度和结深是影响阈值电压的两个主要参数。 展开更多
关键词 阈值电压 建模 PMOSFET 掺杂
在线阅读 下载PDF
双离子注入短沟道MOS FET的阈值电压解析模型
3
作者 汤庭鳌 陈登元 Carlos Araujo 《Journal of Semiconductors》 EI CAS CSCD 北大核心 1989年第11期812-821,共10页
本文对短沟道MOSFET沟道区的硼、砷离子注入分布采用二次函数及指数函数的分段函数分布近似,并利用格林函数法求解二维泊松方程,从而导出非均匀分布短沟道MOS FET的表面势和阈值电压的解析模型.它计及注入能量、剂量、退火温度、退火时... 本文对短沟道MOSFET沟道区的硼、砷离子注入分布采用二次函数及指数函数的分段函数分布近似,并利用格林函数法求解二维泊松方程,从而导出非均匀分布短沟道MOS FET的表面势和阈值电压的解析模型.它计及注入能量、剂量、退火温度、退火时间等工艺参数的影响,也包含了漏极电压V_D和栅氧化层厚度等因素的影响.本解析模型的结果与用MINI-MOS数值模拟的结果符合得很好,具有简单、实用的特点.适用于改进有关电路分析程序例如SPICE中的模型. 展开更多
关键词 泊松方程 离子注入 MOSFET 解析解
在线阅读 下载PDF
VDMOS均匀掺杂外延区优化设计的简单理论 被引量:2
4
作者 何进 陈星弼 王新 《电子器件》 CAS 1999年第3期143-148,共6页
在高压VDMOS器件中,保证足够高的漏源击穿电压BVPT和尽可能低的比导通电阻Ron是设计中必须同时考虑的两个相互矛盾的主要方面。对于耐压高的VDMOS,Ron主要由外延区决定。本文通过外延区为均匀掺杂的VDMOS穿... 在高压VDMOS器件中,保证足够高的漏源击穿电压BVPT和尽可能低的比导通电阻Ron是设计中必须同时考虑的两个相互矛盾的主要方面。对于耐压高的VDMOS,Ron主要由外延区决定。本文通过外延区为均匀掺杂的VDMOS穿通击穿条件和外延区比导通电阻Ron的理论分析,首次得到了Ron随外延区参数、击穿电压变化的简捷普适关系。在此基础上提出了VDMOS为均匀掺杂外延区时优化设计的简单理论:对于各种高压VDMOS,只要外延区厚度取为同衬底浓度下突变结击穿时耗尽层宽度的最佳分割长度,即利用系数η0= 0.75,就可保证外延区Ron 为最小。凭借此理论,可以用熟知的突变结击穿参数计算VDMOS外延区优化参数,而且结果与其它文献的理论计算相吻合,二者相差不大于3% 。这一理论结果可直接作为功率MOS等非电导调制器件的设计准则。 展开更多
关键词 VDMOS 外延区优化 掺杂 场效应晶体管 设计
在线阅读 下载PDF
用于亚微米CMOS的轻掺杂漏工艺 被引量:2
5
作者 章定康 余山 黄敞 《微电子学与计算机》 CSCD 北大核心 1994年第1期46-48,51,共4页
本文研究了轻掺杂漏(LDD)工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量.优化的SiO2侧墙LDD工艺有效地抑制了短沟道效应.研制成功了沟道长度为0.5μm的CMOS27级环振电路,门延迟为170ns.
关键词 轻掺杂漏 亚微米 CMOS MOS器件
在线阅读 下载PDF
The Anomalous Effect of Interface Traps on Generation Current in Lightly Doped Drain nMOSFET's
6
作者 马晓华 高海霞 +2 位作者 曹艳荣 陈海峰 郝跃 《Chinese Physics Letters》 SCIE CAS CSCD 2010年第5期220-222,共3页
The anomalous phenomenon of generation current ICD in the lightly doped drain (LDD) nMOSFET measured under the drain bias VD-step mode is reported. We propose an assumption of activated (A) and frozen (F) traps ... The anomalous phenomenon of generation current ICD in the lightly doped drain (LDD) nMOSFET measured under the drain bias VD-step mode is reported. We propose an assumption of activated (A) and frozen (F) traps for the VD-step mode: The A traps contributes to ICD while the F process can make them lose the roles as generation centers. The A and F regions can form the F-A region. The comparison of the F and A regions decides the role of the F-A region. The experiments confirm the assumption. 展开更多
原文传递
分子束外延生长n—AlGaAs/GaAs调制掺杂异质结构
7
作者 陆飞 李爱珍 《科技通讯(上海)》 CSCD 1992年第2期18-21,共4页
关键词 ALGAAS/GAAS 外延生长 调制掺杂
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部