期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到121篇文章
< 1 2 … 7 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA NiosⅡ的等精度频率计设计 被引量：16
1
作者 郝统关 程明 《电测与仪表》 北大核心 2009年第2期56-58,共3页
介绍了一种利用FPGA芯片设计的等精度频率计。对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能,采用SOPC设计技术和基于NiosⅡ嵌入式软核处理器的系统设计方案,通过在FPGA芯片上配置NiosII软核处理器进行数据运算处理,利用... 介绍了一种利用FPGA芯片设计的等精度频率计。对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能,采用SOPC设计技术和基于NiosⅡ嵌入式软核处理器的系统设计方案,通过在FPGA芯片上配置NiosII软核处理器进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好。整个系统在一片FPGA芯片上实现,系统测量精度高,实时性好,具有灵活的现场可更改性。 展开更多
关键词 等精度 频率计 FPGA SOPC NiosⅡ
在线阅读 下载PDF
高精度数字频率计的FPGA设计实现 被引量：8
2
作者 林建英 宋野 《电测与仪表》 北大核心 2001年第12期5-7,共3页
介绍了在FPGA芯片上实现高精度频率计的设计原理和具体的VHDL语言编程思路,采用双状态机的自动量程转换,克服了逼近式换档速度慢的缺点,并提出了改进的方向。
关键词 频率计 频率测量 周期测量 状态机 FPGA VHDL 数字频率计
在线阅读 下载PDF
基于高速串行BCD码除法的数字频率计的设计 被引量：4
3
作者 徐辉 王祖强 王照君 《电子技术应用》 北大核心 2004年第8期72-74,共3页
介绍了在FPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较,提出了高速串行BCD码除法的硬件算法,并将其应用在频率计设计中。
关键词 数字频率计 周期测量 FPGA VHDL 状态机 串行BCD码除法
在线阅读 下载PDF
基于VHDL语言的数字频率计的设计 被引量：5
4
作者 王振红 钱飞 《微电子学》 CAS CSCD 北大核心 2002年第3期234-237,共4页
文章介绍了用 EDA技术作为开发手段 ,实现数字频率计的设计。系统基于 VHDL语言 ,以 CPLD为核心 ,具有体积小、可靠性高。
关键词 VHDL语言 数字频率计 设计
在线阅读 下载PDF
用选通门匹配方法提高计数式频率计的测量精度 被引量：2
5
作者 吴宁 张兴敢 《数据采集与处理》 EI CSCD 2000年第1期99-101,共3页
计数式频率计的选通门一般与被测信号是不相关的。被测信号频率由选通门中出现的信号脉冲数确定 ,误差为± 1个脉冲。当被测信号频率较低时 ,需要很宽的选通门才能得到较高的测量精度。文中提出使用匹配选通门提高低频信号频率测量... 计数式频率计的选通门一般与被测信号是不相关的。被测信号频率由选通门中出现的信号脉冲数确定 ,误差为± 1个脉冲。当被测信号频率较低时 ,需要很宽的选通门才能得到较高的测量精度。文中提出使用匹配选通门提高低频信号频率测量精度。匹配选通门是微移动标准选通门的前沿和后沿使之与被测信号脉冲对齐的控制信号。用频率计内部高频时钟测量匹配选通门宽度 ,计算被测信号频率。当信号频率大于 5Hz,频率计内部时钟频率为 2 0 MHz,选通门宽度为 1s时 ,相对误差小于 5× 10 -6。 展开更多
关键词 频率计 测量精度 选通门匹配 计数式频率计
在线阅读 下载PDF
基于FPGA的等精度数字频率计设计 被引量：6
6
作者 谢小东 李良超 《实验科学与技术》 2005年第z1期177-179,共3页
根据等精度测量的原则,选取了综合测量法作为数字频率计的测量算法,提出了一种基于FPGA(Field Programmable Gate Array)的数字频率计设计方案。给出了该设计方案的实际测量效果,证明该设计方案切实可行,能达到较高的频率测量精度。
关键词 FPGA 精度 频率计 测量
在线阅读 下载PDF
基于VHDL语言设计数字频率计 被引量：3
7
作者 谢煜 黄为 《现代电子技术》 2003年第14期78-80,84,共4页
文中运用 VHDL语言 ,采用 Top To Down的方法 ,实现 8位数字频率计 ,并利用 Isp Expert集成开发环境进行编辑、综合、波形仿真 ,并下载到 CPL D器件中 ,经实际电路测试 。
关键词 VHDL语言 数字频率计 波形仿真 CPLD IspExpert EDA
在线阅读 下载PDF
基于ISP芯片的可编程数字频率计的设计 被引量：1
8
作者 薛萍 陈海燕 裴树军 《电测与仪表》 北大核心 2002年第2期21-22,50,共3页
以可编程数字频率计为例,提出了采用美国AMD公司生产的在系统可编程(ISP)逻辑器件MACH芯片实现可编程数字频率计的设计方法,其设计方法不仅缩小了仪器的体积、提高集成度、降低了功耗,而且提高了系统工作的性能和可靠性。
关键词 ISP技术 在系统可编程逻辑器件 数字频率计 设计
在线阅读 下载PDF
高精度测频方案设计 被引量：13
9
作者 王保强 窦文 白红 《成都信息工程学院学报》 2002年第2期77-81,共5页
介绍了一种基于数字频率计原理 ,以AT89C5 1单片机为控制器件的新型频率测量方法。论述了基本原理和软硬件实现 ,并对其误差进行了分析。克服了通用频率计由于± 1MSB误差在高低频段测量精度不等的缺陷 ,实现了高低频率的等精度测... 介绍了一种基于数字频率计原理 ,以AT89C5 1单片机为控制器件的新型频率测量方法。论述了基本原理和软硬件实现 ,并对其误差进行了分析。克服了通用频率计由于± 1MSB误差在高低频段测量精度不等的缺陷 ,实现了高低频率的等精度测量。由于此方法具有高精度、低成本、易改进的特点 ,因此具有一定的实用性。 展开更多
关键词 方案设计 频率测量 高精度检测 多周期同步 单片机 数字频率计 误差分析
在线阅读 下载PDF
基于proteus的数字频率计的设计与仿真 被引量：4
10
作者 张玲 王靖怡 王永祥 《自动化与仪器仪表》 2016年第1期175-176,共2页
介绍了一种对任意信号频率进行测量的仿真设计。该系统用AT89C51单片机为控制核心,基于proteus仿真平台,结合数字时钟信号源的图表仿真,给出了针对数字脉冲信号频率测量的设计电路图,验证了设计正确可行。
关键词 PROTEUS AT89C51 频率计
原文传递
基于FPGA/CPLD的小型片上系统的设计 被引量：1
11
作者 李如春 秦苗 《浙江工业大学学报》 CAS 2001年第3期312-315,共4页
通过例举基于FPGA的数字频率计的设计 ,阐述了如何利用FPGA/CPLD实现片上系统。
关键词 FPGA/CPLD 数字频率计 片上系统 SOC 设计
在线阅读 下载PDF
频率自动测量原理 被引量：3
12
作者 肖铁军 《电子测量技术》 北大核心 1992年第4期8-12,共5页
本文提出了一个自动测频的方法。根据测量精度的要求,利用单片机的软件功能,自动切换闸门时间或转换为测量周期,从而实现了全范围的等精度频率测量。
关键词 频率 单片机 软件 自动测量
在线阅读 下载PDF
基于FPGA和VHDL的高精度数字频率计研究与设计 被引量：5
13
作者 晏细兰 谢景明 熊茂华 《计算机光盘软件与应用》 2014年第15期91-94,共4页
本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL... 本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能,最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz^10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真,结果表明所设计的数字频率计达到了设计精度要求,并且各项性能指标符合设计要求。 展开更多
关键词 EDA技术 数字频率计 FPGA VHDL Quartus Ⅱ
在线阅读 下载PDF
基于VHDL的简易数字频率计的设计 被引量：5
14
作者 张博 曹学岩 房亮 《传感器世界》 2013年第5期29-34,共6页
本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在QuartusⅡ平台上进行仿真,在F10K10M试验箱上进行了下载验证。数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计... 本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在QuartusⅡ平台上进行仿真,在F10K10M试验箱上进行了下载验证。数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计、调试仿真和修改,缩短了设计周期,减小了设计复杂度。仿真波形逻辑关系与试验箱测试结果表明,所设计的电路能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化过程。 展开更多
关键词 CPLD芯片 VHDL语言 数字频率计 QuartusⅡ软件
在线阅读 下载PDF
利用PSoC实现频率计 被引量：6
15
作者 李玉丽 徐家品 张俊霞 《成都信息工程学院学报》 2008年第6期622-625,共4页
频率计的设计以PSoC CY8C29466-24PVXI为核心,由内部模块与外部电路的组合成其硬件电路,软件设计采用C语言。设计包括信号处理、定时器计数及数据显示3个主要部分,可以实现对信号频率的测定。由于设计中采用了分频,而且在PSoC中定时器... 频率计的设计以PSoC CY8C29466-24PVXI为核心,由内部模块与外部电路的组合成其硬件电路,软件设计采用C语言。设计包括信号处理、定时器计数及数据显示3个主要部分,可以实现对信号频率的测定。由于设计中采用了分频,而且在PSoC中定时器最多可以达32位,所以频率范围比8位的单片定时器测得要广。 展开更多
关键词 PSOC 定时器 整形 分频
在线阅读 下载PDF
一种100MHz数字频率计的设计与实现 被引量：2
16
作者 张玉叶 郗艳华 《陕西理工大学学报（自然科学版）》 2016年第4期11-16,共6页
以STC12C5A60S2单片机为控制核心,设计并制作一台闸门时间为1 s的数字频率计,可实现信号的频率、周期、占空比和时间间隔等参数的测量。系统能够测量的正弦信号频率范围为1 Hz^130 MHz,被测信号电压有效值范围为10 m V^1 V,测量精度达0.... 以STC12C5A60S2单片机为控制核心,设计并制作一台闸门时间为1 s的数字频率计,可实现信号的频率、周期、占空比和时间间隔等参数的测量。系统能够测量的正弦信号频率范围为1 Hz^130 MHz,被测信号电压有效值范围为10 m V^1 V,测量精度达0.01%。系统设计及测试中呈现出三大优势:第一,在信号前级整形时采用轨对轨高速比较器TLV3501,延迟时间为4.5 ns,小信号比较效果非常好,可将微弱的交流电压转换为TTL电平,频率测量可以达到指标要求;第二,信号源输出信号经过衰减器,可以达到测量小电压的指标要求;第三,在高频干扰的滤除方面措施采取得当,方便后续分频等环节处理。系统能满足实际测量要求,结构紧凑,效果良好。 展开更多
关键词 单片机 比较器 频率 时间间隔
在线阅读 下载PDF
自适应快速高精度数字频率计片上系统设计实现 被引量：1
17
作者 林建英 伍勇 《实验科学与技术》 2004年第1期27-30,共4页
本文提出了一种高精度数字频率计的片上系统实现方案。通过自适应转档提高系统测量精度。通过在边缘频率处的交叠处理解决了系统稳定性问题,提高了频率计的响应速度。通过快速除法器解决了测周法运算速度的瓶颈问题,可实时刷新计算结果... 本文提出了一种高精度数字频率计的片上系统实现方案。通过自适应转档提高系统测量精度。通过在边缘频率处的交叠处理解决了系统稳定性问题,提高了频率计的响应速度。通过快速除法器解决了测周法运算速度的瓶颈问题,可实时刷新计算结果。整个系统在保证高精度的基础上可快速获得测量结果。 展开更多
关键词 数字频率计 自适应转档 快速除法器 片上系统
在线阅读 下载PDF
基于51单片机软核的数字频率计设计 被引量：1
18
作者 汤书森 李欣 +1 位作者 吴琅 尹岑 《单片机与嵌入式系统应用》 2016年第4期67-69,共3页
以FPGA和51单片机软核为核心,设计了一个数字频率计,实现了频率、周期、时间间隔和占空比的测量。系统主要包含3个部分:整形放大电路、FPGA门控处理电路和显示电路,整形放大电路采用TI高速比较器TLV3051来实现整形放大,用FPGA搭建数字... 以FPGA和51单片机软核为核心,设计了一个数字频率计,实现了频率、周期、时间间隔和占空比的测量。系统主要包含3个部分:整形放大电路、FPGA门控处理电路和显示电路,整形放大电路采用TI高速比较器TLV3051来实现整形放大,用FPGA搭建数字电路来测量各参数,通过LCD来显示所测参数的值。 展开更多
关键词 FPGA 数字频率计 51单片机软核
在线阅读 下载PDF
基于复杂可编程逻辑器件的数字频率计设计 被引量：4
19
作者 潘明 《广西科学院学报》 2002年第4期244-247,251,共5页
选用在系统可编程大规模集成 isp LS110 32 - 70 PL CC84芯片作硬件电路 ,以 L attice Ex-pert7.1作 EDA设计工具 ,设计一种新型数字频率计 ,该频率计采用 ABEL- HDL对其中的各部分元器件进行编程 ,实现了闸门控制电路、计数电路、多路... 选用在系统可编程大规模集成 isp LS110 32 - 70 PL CC84芯片作硬件电路 ,以 L attice Ex-pert7.1作 EDA设计工具 ,设计一种新型数字频率计 ,该频率计采用 ABEL- HDL对其中的各部分元器件进行编程 ,实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围 :1Hz～ 70 MHz..该设计方案通过了软件仿真。 展开更多
关键词 数字频率计 复杂可编程逻辑器件 硬件描述语言 设计方法 闸门控制电路 计数电路
在线阅读 下载PDF
基于FPGA与MSP430的数字频率计设计与实现 被引量：1
20
作者 王善斌 曹帮琴 《山东理工大学学报（自然科学版）》 CAS 2016年第5期61-63,共3页
采用ALTERA公司的EP4CE15F17C8与TI公司的MSP430F5438A,利用多周期同步测量技术与数字移相技术相结合,设计实现了对1Hz^100MHz信号的周期、频率、占空比及相位差进行高精度测量的数字频率计.实验结果表明,其测量结果能通过LCD稳定显示,... 采用ALTERA公司的EP4CE15F17C8与TI公司的MSP430F5438A,利用多周期同步测量技术与数字移相技术相结合,设计实现了对1Hz^100MHz信号的周期、频率、占空比及相位差进行高精度测量的数字频率计.实验结果表明,其测量结果能通过LCD稳定显示,测量误差≤0.001%,具有精度高、误差小等优点. 展开更多
关键词 FPGA MSP430 多周期同步 数字移相相
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 7 下一页 到第 页
使用帮助 返回顶部