摘要
该文给出了一种参数可变的BPSK/QPSK数字突发调制器的ASIC实现方法,并采用FPGA具体实现验证。文中介绍了全数字调制器ASIC实现的基本原理、总体结构,重点分析和讨论了成形、内插等技术的实现方法。该调制器具有多项可变参数,通过其可编程接口设置不同的参数,可适用于2k～2M符号速率范围内的多速率数据传输,适合于各种信道限带性能要求(即滚降系数α)的传输系统,具有很高的杂散抑制比(第一旁瓣低于-40dB,杂散抑制大于60dB,可适用于卫星通信),同时支持 1/2卷积编码、差分编码、突发/连续等多种调制选项,是一种通用的高性能全数字调制器,具有广阔的应用前景。
出处
《无线电工程》
2001年第5期49-54,58,共7页
Radio Engineering
基金
卫星应用技术重点项目资助
